1)Базовый лабораторный стенд;
2)лабораторный модуль dLab8 для исследования работы - триггера.
Он имеет два управляющих входа J и K. Подобно RS-триггеру, в JK-триггере J и K-это входы установки триггера в единицу и нуль. В отличие от RS-триггера в JK-триггере наличие двух единичных управляющих сигналов (J=K=1) приводит к переходу триггера в противоположное состояние, т. е. в данном случае JK-триггер работает как T-триггер. JK-триггеры тактируются только перепадом потенциала на тактовом входе. Находят применение также JK-триггеры, которые изменяют свои состояния под воздействием перепадов сигналов на входах J и K. Уравнение для JK-триггера выглядит следующим образом: Qn=( JQ + KQ )n-1. На рис.2 указаны основные принципы построения и обозначения JK-триггеров.Как правило, JK-триггер реализуется на основе синхронного двухступенчатого RS-триггера структуры «мастер-помощник». Как следует из графического изображения триггера и временных диаграмм его работы, входы S и R с активным низким уровнем. Когда на один из этих входов подан сигнал низкого уровня, информация с входов C, J и K восприниматься не будет, то есть входы S и R имеют приоритет над остальными входами. Информация со входов J и K записывается в триггер в два приема фронтом и срезом положительного тактового импульса по входу С. Причем, фронтом импульса по входу С сигнал высокого уровня с J входа записывается сначала в синхронизированный RS-триггер «мастер», а срезом в синхронизированный RS-триггер «помощник», и сигнал высокого уровня появляется на выходе Q.
Рис. 2 Принципы построения (а, в, г) и обозначения (б, д) JK-триггеров.
В таблице ниже перечислены режимы работы JK-триггера. Напоминаем, что переключение происходит только при поступлении тактового импульса на вход C.
J |
K |
Q |
Режим работы |
0 |
0 |
Q |
Хранение |
1 |
0 |
1 |
Установка в 1 |
0 |
1 |
0 |
Сброс в 0 |
1 |
1 |
Qinv |
Счет |
Ответы на вопросы.
1.Триггерами или точнее триггерными системами называют большой класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов.
2. Синхронный одноступенчатый RS-триггер отличается от асинхронного наличием С-входа для синхронизирующих тактовых импульсов. Синхронный триггер состоит из асинхронного RS-триггера и двух логических элементов на его входе.
3. Состояние триггера в этом случае будет неопределенным.Аналогично можно показать, что при и с приходом импульса синхронизации триггер установится в состояние логического нуля.
4. Для построения синхронного Т-триггера на основе JK-триггера на объединенный JK-вход подают информационный сигнал Т. Если Т-вход прямой, то в случае Т=J=К=1 при поступлении тактового импульса триггер должен переключатся в инверсное состояние, а при Т=J=К=0 – сохранять свое состояние неизменным. В триггере с инверсным Т-входом переключение происходит, когда Т=0 и сохраняется предыдущее стояние при Т=1. Такой триггер следует рассматривать как двухступенчатый с задержкой в переключении на длительность тактового импульса.
Лабораторная работа № 9
ИССЛЕДОВАНИЕ РАБОТЫ D – ТРИГГЕРА
Цель работы – ознакомление , исследование работы D – триггера
Краткие сведения
Основным недостатком простейшего D-триггера (защелки), рассмотренного в предыдущей статье, является наличие режима "прозрачности". Пока на входе синхронизации присутствует высокий потенциал, триггер записывает входную информацию. Для того, чтобы избежать прохождения входного сигнала на выход схемы приходится на вход триггера подавать очень узкие импульсы.
Фронт сигнала синхронизации, в отличие от высокого (или низкого) потенциала, не может длиться продолжительное время. В идеальном случае длительность фронта импульса равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять требования к длительности тактового сигнала.
Динамический D триггер, запоминающий входную информацию по фронту, может быть построен из двухстатических D триггеров. Сигнал синхронизации C будем подавать на статические D триггеры в противофазе. Схема триггера, запоминающего входную двоичную информацию по фронту, приведена на рисунке 1.
Рисунок 1. Схема динамического D триггера, работающего по фронту
Рассмотрим работу схемы триггера, приведенной на рисунке 1 подробнее. Для этого воспользуемся временными диаграммами, показанными на рисунке 2. На этих временных диаграммах обозначение Q' соответствует сигналу на выходе первого статического D триггера. Так как на вход синхронизации второго статического D триггера тактовый сигнал поступает через инвертор, то когда первый триггер находится в режиме хранения, второй пропускает сигнал на выход схемы. И наоборот, когда первый D триггер пропускает сигнал с входа схемы на свой выход, то второй находится в режиме хранения.
Рисунок 2. Временные диаграммы D триггера
Обратите внимание, что сигнал на выходе всей схемы D триггера в целом не зависит от сигнала на входе "D". Если первый D триггер пропускает сигнал данных со своего входа на выход, то второй статический D триггер в это время находится в режиме хранения и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться.В результате проведённого анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рисунке 1 запоминается только в момент изменения сигнала на синхронизирующем входе "C" с единичного потенциала на нулевой.Динамические D триггеры выпускаются в виде готовых микросхем или входят в виде готовых блоков в составе больших интегральных схем, таких как базовый матричный кристалл (БМК) или программируемых логических интегральных схем (ПЛИС).
Описание Лабораторного стенда :
В лабораторный стенд входит