2. Регистр операционного режима (omr)

В данном регистре используется только 5 битов из 24. Биты МА и МB, нулевой и первый, определяют, какая карта памяти будет использоваться в процессоре. Изменяя их содержимое по ходу можно переключаться между внутренним и внешним ПЗУ и т.п. После сброса данные биты копируют состояние со специальных входов процессора.

Бит 2 – DE, разрешение ПЗУ данных. Если бит установлен, то становится активным внутреннее ПЗУ данных в областях памяти X и Y.

Бит 6 – SD, при выходе из состояния останова, если этот бит равен 0, генерируется задержка длительностью 31072 периода тактовой частоты, если бит установлен в 1, задержка составляет 16 периодов. Длительная задержка в некоторых случаях необходима для стабилизации синхронизации.

Бит 7 – EA, бит определяет функции 2-х линий порта А, что влияет на режим обращения к внешней памяти.

4. Порт А

На рисунке 5.10 приведена структура Порта А.

Рисунок 5.10 – Структура Порта А

Порт А используется для подключения к DSP процессору внешних блоков памяти и различных периферийных устройств. Типичная схема подключения внешних блоков памяти Х и Y приведена на рисунке 5.11.

Рисунок 5.11 – Типичная схема подключения внешних блоков памяти Х и Y через порт А

5. Таймер dsp56002

Таймер DSP процессора может использовать внутреннюю или внешнюю синхронизацию и может прерывать работу процессора по наступлению переполнения или выдавать сигнал внешним устройствам после подсчёта внутренних событий.

Важную роль в работе таймера играет двунаправленная линия TIO. Данная линия может выполнять три функции:

1. ввод/вывод общего назначения;

2. вход таймерного модуля, в этом случае таймер работает как счётчик внешних событий на входе TIO;

3. выход таймерного модуля, на который выдаются пульсации таймера.

На рисунке 5.12 приведена структурная схема таймерного модуля. Таймерный модуль включает в себя 24-битный регистр статуса/управления таймером, 24-битный регистр таймера/счётчика, логику выбора синхронизации и генерации прерывания.

Рисунок 5.12 – Структура таймера

1. Программная модель таймерного модуля

Программная модель таймерного модуля приведена на рисунке 5.13.

Рисунок 5.13 – Программная модель таймера

1. Регистр таймера/счётчика tcr

24-битный регистр TCR содержит величину, загружаемую в счётчик, если таймер разрешён (бит ТЕ=1) или если было декрементировано нулевое значение счётчика (счётчик считает на уменьшение) и произошло новое событие (под событием понимается любой активный сигнал, приводящий к изменению счётчика). Если в TCR загружено число n, то счётчик перезагружается через n+1 событий. Если таймер запрещён (бит ТЕ=0) и производится запись нового значения в TCR, величина, находящаяся там до момента записи, сохраняется и снова загружается в счётчик, когда устанавливается разрешение таймера (бит ТЕ=1). В режиме 4 и 5 TCR может быть загружен текущим значением счётчика по фронту сигнала на линии TIO.

2. Регистр статуса/управления tcsr

Регистр статуса/управления определяет состояние таймера в текущий момент времени, что помогает эффективно использовать таймер в программе, и задавать необходимый режим его работы. Информация по режимам работы таймера приведена в таблице 5.2.

Таблица 5.2 – Режимы работы таймера

TC2	TC1	TC0	TIO	Синхронизация	Режим
0	0	0	GPIO	Внутренняя	Таймер (режим 0)
0	0	1	Выход	Внутренняя	Импульсный (режим 1)
0	1	0	Выход	Внутренняя	Переключение (режим 2)
0	1	1	-	-	Резерв
1	0	0	Вход	Внутренняя	Измерение длительности (режим 4)
1	0	1	Вход	Внутренняя	Измерение периода (режим 5)
1	1	0	Вход	Внешняя	Счетчик (режим 6)
1	1	1	Вход	Внешняя	Счетчик событий (режим 7)