Требования к отчету.

Отчет по лабораторной работе должен содержать тексты программ в соответствии с пп. 4…9 с указанием содержимого использованных РОНов и ячеек памяти до и после выполнения команды. Например, для команды SWAB:

1000 000304

r4 000777 - операнд

r4: 177401 - результат

Таблица 2.3

Список необходимых команд микропроцессора к1801вм1

Мнемоника		Команда	Код
Одноадресные команды
CLR (B)	0  (d)	Очистка	*050DD
COM(B)		Инвертирование	*051DD
INC(B)	(d) + 1  (d)	Прибавление единицы	*052DD
DEC(B)	(d) - 1  (d)	Вычитание единицы	*053DD
NEG(B)		Изменение знака	*054DD
ASR(B)		Арифметический сдвиг вправо (d) / 2  (d)	*062DD
ASL(B)		Арифметический сдвиг влево (d) * 2  (d)	*063DD
ROR(B)		Циклический сдвиг вправо	*060DD
ROL(B)		Циклический сдвиг влево	*061DD
ADC(B)		Прибавление переноса	*055DD
SBC(B)		Вычитание переноса	*056DD
SWAB		Перестановка байтов	0003DD
MEPS		Чтение ССП	1067DD
MTPS		Запись ССП	1064SS
Двухадресные команды
MOV(B)	(s)  (d)	Пересылка	*ISSDD
CMP(B)		Сравнение	*2SSDD
ADD	(d) + (s)  (d)	Сложение	06SSDD
SUB	(d) - (s)  (d)	Вычитание	16SSDD
BIT(B)	(d)  (s)  (d)	Логическое умножение	*3SSDD
BIC(B)		Очистка разрядов	*4SSDD
BIS(B)	(d)  (s)  (d)	Логическое сложение	*5SSDD
XOR		Исключающее ИЛИ	074RDD
Команды управления программой
ВСС		Ветвление, если нет переноса	103000
BCS		Ветвление, если перенос	103400
JMP		Безусловный переход	0001DD
Команды управления микропроцессором
HALT		Останов	000000
WAIT		Ожидание	000001
RESET		Сброс внешних устройств	000005

Исследование микропроцессорного комплекта серии к1804 Краткие теоретические сведения.

Процессоры с разрядно-модульной организацией (секционные) – это компромисс между универсальным микропроцессором с фиксированным набором команд и специализированным вычислителем, предназначенным для решения одной конкретной задачи. Эти процессоры состоят из нескольких функциональных модулей, которые выполнены в виде больших интегральных схем. Обычно модули имеют невысокую разрядность (4 или 8). Для обработки многоразрядных чисел модули соединяют параллельно. Такой подход накладывает ограничения на возможные архитектуры процессора, которые можно реализовать из данного набора модулей, но позволяет существенно сократить количество используемых микросхем.

Процессор с разрядно-модульной организацией состоит из двух основных блоков: операционного блока и блока управления. Первый обеспечивает преобразование данных, второй формирует адрес, по которому из памяти микропрограмм выбирается текущая микрокоманда.

Упрощенно связь между блоками показана на рис.1.

Признаки результатов

Память микропрограмм

Регистр микрокоманд

Операционный блок

Адрес микрокоманды

Шина данных

Рис. 1. Формирование адреса микрокоманды

Операционный блок. Упрощенная структурная схема блока приведена на рис. 2. Именно в этом блоке осуществляются все операции над данными: арифметические, логические и т. п. Основными элементами блока являются арифметически-логическое устройство (АЛУ) и регистры общего назначения (РОН). В состав операционного блока входят также регистры, мультиплексоры, другие вспомогательные элементы.

Арифметически-логическое устройство данного блока может выполнять 8 операций, поэтому в микрокоманде для управления АЛУ отведено 3 разряда. Более мощные процессоры выполняют до 32-х операций. Результат работы АЛУ может быть либо сохранен во внутренних регистрах блока, либо выдан на выход операционного блока. Для этого используют мультиплексор 2, управление которым осуществляется специальным разрядом микрокоманды. Входными операндами АЛУ могут быть:

данные, записанные в РОНах,

информация со входа операционного блока,

содержимое рабочего регистра (Q-регистра),

нулевой операнд.

Операнды выбирают с помощью мультиплексора 1.

Регистры общего назначения представляют собой 16 четырехразрядных регистра. Доступ к этим регистрам возможен с помощью двух независимых портов А и В. Поэтому в составе микрокоманды имеется 8 разрядов (2*4), отводимых для обращения к РОНам.

Сдвиговый регистр операционного блока обеспечивает сдвиг занесенной информации на один разряд влево или вправо. Возможна также организация сдвига двойной длины (двойной сдвиг) путем последовательного соединения этого регистра с регистром Q. Для управления сдвиговыми операциями в микрокоманде отведены два специальных разряда