Дешифратори, шифратори, мультиплексори, демультиплексори. Теоретичний матеріал

Теоретичні матеріали до виконання лабораторної роботи можна завантажити за адресою: http://vk.cc/34vGjG

Завдання на лабораторну роботу

Варіант 0.

Завдання 1. Розробити дешифратор коду операції Op процесору MIPS відповідно до таблиці істинності:

Вхід: 6-бітний код операції Op	Виходи
	r_type	andi	ori	xori	slti	addi	addiu	lw	sw	j	beq	bne	jal
000000	1	0	0	0	0	0	0	0	0	0	0	0	0
001100	0	1	0	0	0	0	0	0	0	0	0	0	0
001101	0	0	1	0	0	0	0	0	0	0	0	0	0
001110	0	0	0	1	0	0	0	0	0	0	0	0	0
001010	0	0	0	0	1	0	0	0	0	0	0	0	0
001000	0	0	0	0	0	1	0	0	0	0	0	0	0
001001	0	0	0	0	0	0	1	0	0	0	0	0	0
100011	0	0	0	0	0	0	0	1	0	0	0	0	0
101011	0	0	0	0	0	0	0	0	1	0	0	0	0
000010	0	0	0	0	0	0	0	0	0	1	0	0	0
000100	0	0	0	0	0	0	0	0	0	0	1	0	0
000101	0	0	0	0	0	0	0	0	0	0	0	1	0
000011	0	0	0	0	0	0	0	0	0	0	0	0	1

Провести моделювання розробленого дешифратору в САПР Quartus II (створити *.vwf файл, в якому на входи схеми подаються коди операцій процесору, перевірити відповідність значень на виходах до вмісту таблиці істинності). Виконати синтез розробленої комбінаційної схеми в САПР Quartus II. Перевірити роботу схеми на платі UP-2. Код операції Op подавати з присутніх на платі перемикачів. Виходи дешифратора вивести на сегменти семисегментних індикаторів, коли кожній команді відповідатиме свій сегмент.

Завдання 2. Розробити мультиплексор, що має 6 однорозрядних входів даних, один однорозрядний вихід даних і один трьохрозрядний вхід адреси. В мультиплексові використати двійковий дешифратор. Перевірити функціонування створеного мультиплексору в симуляторі Quartus II і на платі UP-2 (7 входів даних підключити до пермикачів на платі, на один незадіяний вхід подати нуль, вихід даних підключити до одного з сегментів семисегментного індикатора, вхід адреси підключити до 8-го пермикача і двох кнопок на платі).

Варіант 1.

Завдання 1. Розробити дешифратор коду функції funct процесору MIPS відповідно до таблиці істинності:

Вхід: 6-бітний код функції funct	Виходи
	add	addu	sub	subu	and	or	nor	xor	slt	sll	srl	sra
100000	1	0	0	0	0	0	0	0	0	0	0	0
100001	0	1	0	0	0	0	0	0	0	0	0	0
100010	0	0	1	0	0	0	0	0	0	0	0	0
100011	0	0	0	1	0	0	0	0	0	0	0	0
100100	0	0	0	0	1	0	0	0	0	0	0	0
100101	0	0	0	0	0	1	0	0	0	0	0	0
100111	0	0	0	0	0	0	1	0	0	0	0	0
100110	0	0	0	0	0	0	0	1	0	0	0	0
101010	0	0	0	0	0	0	0	0	1	0	0	0
000000	0	0	0	0	0	0	0	0	0	1	0	0
000010	0	0	0	0	0	0	0	0	0	0	1	0
000011	0	0	0	0	0	0	0	0	0	0	0	1

Провести моделювання розробленого дешифратору в САПР Quartus II (створити *.vwf файл, в якому на входи схеми подаються коди функцій та перевірити відповідність значень на виходах до вмісту таблиці істинності). Виконати синтез розробленої комбінаційної схеми в САПР Quartus II. Перевірити роботу схеми на платі UP-2. Код функцій funct подавати з присутніх на платі перемикачів. Виходи дешифратора вивести на сегменти семисегментних індикаторів, коли кожній функції funct відповідатиме свій сегмент.

Завдання 2. Розробити демультиплексор, що має 8 одно розрядних виходів даних, один одно розрядний вхід даних і один трьох розрядний вхід адреси. Перевірити функціонування мультиплексору в симуляторі Quartus II та на платі UP-2 (8 виходів даних підключити до сегментів семисегментного індикатору, вхід адреси підключити до пермикачів на платі, вхід даних підключити до кнопки на платі).

Варіант 2.

Завдання 1. Розробити пріоритетний шифратор з пріоритетом по старшому входу, що має 8 входів (з активним високим рівнем), 3-розрядний вихід даних і одно розрядний вихід індикації наявності сигналів на входах. Провести моделювання такого шифратора в САПР Quartus II, виконати синтез та перевірку його роботи на платі UP-2 (8 входів шифратора підключити до 8 перемикачів плати, вихід даних завести на перший семисегментний індикатор через дешифратор, який можна взяти у викладача, вихід індикації наявності сигналів на входах вивести на сегмент другого індикатора).

Завдання 2. Розробити мультиплексор, що має п’ять трьох розрядних входів даних, один трьох розрядний вихід даних, один трьохрозрядний вхід адреси. Перевірити функціонування мультиплексору в симуляторі Quartus II.

Варіант 3.

Завдання 1. Розробити непріоритетний шифратор, що має 23 входи (з активним високим рівнем), 5-розрядний вихід даних і одно розрядний вихід індикації наявності сигналу на одному з входів. Провести моделювання такого шифратора в САПР Quartus II.

Завдання 2. Розробити мультиплексор, що має 4 чотирьохрозрядних входи даних, один чотирьохрозрядний вихід даних, один двохрозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

Варіант 4.

Завдання 1. Розробити дешифратор для семисегментного індикатора з загальним анодом. Промоделювати його в САПР Quartus II, виконати синтез та перевірку його роботи на платі UP-2 (двійкові числа брати з перемикачів на платі, виходи дешифратора підключити до індикатора, що знаходиться на платі).

Завдання 2. Розробити мультиплексор, що має 2 восьмирозрядних входи даних, один восьмирозрядний вихід даних, один однорозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

Варіант 5.

Завдання 1. Розробити дешифратор для семисегментного індикатора з загальним катодом. Промоделювати його в САПР Quartus II, виконати синтез та перевірку його роботи на платі UP-2 (двійкові числа брати з перемикачів на платі, виходи дешифратора підключити до індикатора, що знаходиться на платі через інвертори).

Завдання 2. Розробити мультиплексор, що має 3 шестирозрядних входи даних, один шестирозрядний вихід даних, один двохрозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.

Варіант 5.

Завдання 1. Розробити непріоритетний шифратор, що має 17 входів (з активним низьким рівнем), 5-розрядний вихід даних і одно розрядний вихід індикації наявності сигналів на входах. Провести моделювання такого шифратора в САПР Quartus II.

Завдання 2. Розробити демультиплексор, що має 4 чотирьох розрядних виходи даних, один чотирьох розрядний вхід даних, один двохрозрядний вхід адреси. Перевірити функціонування мультиплексора в симуляторі Quartus II.