4. Расчет отдельных узлов

1. Триггер К1554ТР2.

Для расширения функциональных возможностей два триггера из имеющихся четырех имеют по два входа S. Если на одном из входов S триггера установить низкий уровень напряжения, а на входе R разрешить запись информации высоким уровнем, то триггер установится в состояние высокого уровня. Триггер является асинхронным, в нем отсутствует цепь синхронизации.

Таблица 1.

Таблица истинности ИС К1554ТР2.

Вход			Выход	Режим работы
			1.2.1.1Q
H	H	H	Q0	Хранение
	L	H	H	Запись H
L		H	H
H	H	L	L	Запись L
L	L	L	H	Неопределенная запись

Различные состояния на входах и выходе триггера представлены в табл.1, из которой видно, что низкий уровень на выходе триггера устанавливается при подаче на вход R низкого уровня, при этом на входе S необходимо наличие высокого уровня напряжения. Высокий уровень на выходе триггера устанавливается при подаче на вход S низкого уровня, при этом на входе R необходимо напряжение высокого уровня. Хранение информации на выходе осуществляется при подаче на все входы схемы напряжения высокого уровня.

При подаче на входы R и S триггера напряжения низкого уровня на выходе схемы устанавливается состояние высокого уровня. Однако это состояние может не сохраняться при последующей подаче на входы напряжения R и S напряжения высокого уровня (неопределенное состояние).

Основные параметры:

К_об = 4 К_разв = 1

= 250 нс

= 250 нс

нс

U_ип = 5 В

U_вых.min =4,5 В

I_вх = 0,05 мкА

I_пот = 0,4 мкА

2. Триггер К1554ТМ2

Двойной D-триггер выполнен на основе двух двухступенчатых триггеров с записью информации в первую ступень и перезаписью во вторую ступень. Запись информации идет в зависимости от импульса синхронизации. При высоком уровне напряжения на входе синхронизации триггер хранит предшествующее состояние.

Функционирование схемы осуществляется согласно табл. 2.

Таблица 2.

Таблица истинности ИС К1554ТМ2.

Вход				Выходы
		1.2.1.2С	1.2.1.2.1D	1.2.1.3Q
L	H			H	1.2.1.4L
H	L			L	1.2.1.5H
L	L			H*	H*
H	H		H	H	1.2.1.6L
H	H		L	L	1.2.1.7H
H	H	L		Q0

Основные параметры:

К_об = 2 К_разв = 1

= 200 нс

= 200 нс

нс

U_ип = 5 В

U_вых.min =4,5 В

I_вх = 0,05 мкА

I_пот = 0,4 мкА

3. Счетчик К1554ИЕ5

Четырехразрядный двоичный счетчик, выполненный на двухступенчатых триггерах J-K типа. Счетчик имеет два счетных входа С1, С2 и два входа установки нуля R0(1), R(0)2.

Выход Q1 внутренне не соединен с последующими триггерами. Это дает возможность использовать схему в двух независимых режимах работы в качестве:

• четырехразрядного двоичного счетчика, когда входные счетные импульсы поступают на вход С1. Выходы осуществляют операцию деления на два, четыре, восемь и шестнадцать;

• трехразрядного двоичного счетчика, когда входные счетные импульсы поступают на вход С2.

Таблица 3.

Таблица истинности ИС К1554ИЕ5.

Счет	Выход
	Q4	Q3	Q2	Q1
1	L	L	L	L
2	L	L	L	H
3	L	L	H	L
4	L	L	H	H
5	L	H	L	L
6	L	H	L	H
7	L	H	H	L
8	H	L	L	H
9	H	L	L	L
10	H	L	H	H
11	H	L	H	L
12	H	H	L	H
13	H	H	L	L
14	H	H	H	H
15	H	H	H	H

Первый триггер, не соединенный с другими триггерами схемы можно использовать как двоичный элемент для функции деления на два. Установочные входы обеспечивают прекращение счета и возвращают все четыре триггера в состояние низкого уровня, когда на входы R0(1) и R0(2) должен присутствовать потенциал низкого уровня. Таблица истинности показывает состояние на выходах схемы во время операции счета импульсов.

Основные параметры:

К_об = 4 К_разв = 1

= 35 нс

= 26 нс

нс

U_ип = 5 В

= 2,4 В

= 0,4 В

=0,04 мА

= -1,6 мА

I_пот = 116 мкА

4. Регистр К1554ИР8

Восьмиразрядный последовательный регистр с параллельным выходом, осуществляющий сдвиг информации вправо и перевод последовательного кода в параллельный, имеет два информационных входа А1, А2, тактовый вход С и вход сброса SR. Работу регистра поясняет табл. 4.

Основные параметры:

К_об = 8 К_разв = 1

= 17 нс

= 23 нс

нс

U_ип = 5 В

= 2,4 В

= 0,4 В

=0,04 мА

= -1,6 мА

I_пот = 30 мА

Таблица истинности ИС К555ТМ2.

Входы				Выходы
SR	C	A1	A2	1.2.1.8QA	QB	QC	QD	QE	QF	QG	QH
L				L	L	L	L	L	L	L	L
H	L			QA0	QB0	QC0	QD0	QE0	QF0	QG0	QH0
H		H	H	H	QAn	QBn	QCn	QDn	QEn	QFn	QGn
H		L		L	QAn	QBn	QCn	QDn	QEn	QFn	QGn
H			L	L	QAn	QBn	QCn	QDn	QEn	QFn	QGn