- •15. Цифрові пристрої з запам’ятовуванням.
- •16.Асинхронні rs-тригери.
- •17.Синхронні тригери (рахівні).
- •19.Синхронний d-тригер.
- •20.Універсальний ik-тригер.
- •21.Двоступінчасті синхронні тригери.
- •22 Тригери «майстер» та «помічник».
- •23.Регістрові та рахівні цифрові пристрої.
- •24.Лічильники з вільним постійним коефіцієнтом лічення - з примусовим наліком та з початковим установленням коду.
- •25.Лічильники зі змінним коефіцієнтом лічення.
21.Двоступінчасті синхронні тригери.
Если во время действия тактового импульса на информационных входах синхронного триггера произойдет кратковременное изменение сигнала, то изменится состояние триггера. Для надежной и четкой работы предназначены двухступенчатые триггеры, называемые MS-"мастер -помощник". Они управляются импульсом, для полного цикла работы двухступенчатого триггера необходимо два перепада синхронизирующего сигнала.
На рисунке показана схема триггера, состоящего из двух RST- триггеров. Входы С обоих триггеров TM/мастера/ и ТП /помощника/ соединены между собой через инвертор. Составным триггером управляет полный тактовый импульс С /по передним и задним фронтам/.
Действительно, если каждый из триггеров имеет установку положительным перепадом, входная RS комбинация будет записана в ТМ в момент прихода положительного перепада тактового импульса С. В этот момент в ТП информация попасть не может.
Когда придет отрицательный перепад входного импульса С, на выходе инвертора он появится как положительный . Т.е. положитель¬ный перепад импульса перепишет данные от первого триггера ко второму. После окончания тактового импульса изменения информации на входах R и S первого триггера не воспринимаются.
22 Тригери «майстер» та «помічник».
Смотри вопрос 21» Двоступінчасті синхронні тригери.»
23.Регістрові та рахівні цифрові пристрої.
Регистры
Регистрами называются устройства, выполняющие функции приема, хранения и передачи информации. Информация в регистре хранится в виде числа /слова/, представленного комбинацией сигналов 0 и 1. Каждому разряду числа, записанному в регистр, соответствует свой разряд регистра, выполненный на основе триггеров RS, Д или JK -типов.
Различаются регистры по способу записи информации. Они могут быть трех типов:
- параллельные;
- последовательные;
- параллельно-последовательные.
Регистры памяти
Регистры памяти предназначены для записи, хранения и выдачи небольшего объема информации, представленной в виде двоичных кодов. Обычно это один или два байта. Для хранения n -разрядного двоичного кода регистр должен иметь n- триггеров.
Для записи, хранения и считывания большого объема информации используются оперативные запоминающие устройства ОЗУ с адресной организацией записи и считывания. Такая организация позволяет осуществлять доступ к большому числу элементов памяти, выполненных в одном корпусе с ограниченным числом выводов.
На рисунке показано ОЗУ на 256 х 1 бит , которая имеет 8 адресных входов А1 - А4 и В1 - В4, что обеспечивает доступ к 28= 256 элементам памяти. То есть ОЗУ позволяет производить запись, хранение и считывание 256 одноразрядных слов.
При V1 =1 производится запись в ОЗУ по заданному адресу информации, поступающей на вход Д, а при V1=0 - считывание информации по заданному адресу. При V2 = 1 на выходе устанавливается высокий выходной импенданс . Выход отключается, что позволяет объединить выходы нескольких микросхем .
Сдвигающие регистры.
Сдвигающий регистр - это группа триггеров, соединенных последовательно, причем информация из каждого триггера может передвигаться в следующий триггер, сдвигая код, записанный в регистре.
Это четырехразрядный сдвигающий регистр с возможностью последовательной и параллельной записи информации. Регистр выполнен на четырех RS- триггерах и имеет два тактирующих входа С1, С2 и один вход V, управляющий режимом работы регистра. Информационный вход Д служит для занесения данных в последовательном коде, а входы Д1 - Д4 для занесения данных в параллельном коде. Регистр может работать в четырех режимах:
-сдвиг кодов вправо;
-сдвиг кодов влево;
-параллельное занесение данных;
-хранение информации.
Выбор режима осуществляется подачей соответствующего уровня логического сигнала на управляющий вход
