5.2 Разработка цифровой части

Разработка делителя частоты.

Начнем разработку цифровой схемы с генератора частоты дискретизации, им будет делитель тактовой частоты шины ISA на счетчике. Для рассчитанного ранее коэффициента деления K=f_ISA/f_д =〖 2〗^15 требуемая разрядность счетчика равна 15, для получения такой разрядности используем четыре четырехразрядных счетчика включенных каскадом. Выберем микросхему К1533ИЕ19, представляющую из себя два четырехразрядных синхронных двоичных счетчика, имеющих входы разрешения и асинхронного сброса. Ее технические параметры :

Таблица 1 – Технические параметры микросхемы К1533ИЕ19

Количество разрядов	2x4
Входы управления	C,R,EC
Управление по входу С
Напряжение питания	3...15 В
Время задержки распространения	2000 нс
Температура окружающей среды	-45...+85оС

Рисунок 5 – Эпюры работы микросхемы К1533ИЕ19

Составим принципиальную схему делителя частоты на двух микросхемах К1533ИЕ19.

Рисунок 6 – Принципиальная схема делителя частоты на двух микросхемах К1533ИЕ19

Разработка счетчика адреса.

Для разработки счетчика адреса воспользуемся также микросхемами К1533ИЕ19. Требуемая разрядность шины адреса 12 бит, значит потребуется две микросхемы К1533ИЕ19. Также требуется обеспечить возможность сброса счетчика для обнуления адреса и контроль переполнения счетчика. Для обеспечения контроля переполнения счетчика используем 13-й бит счетчика адреса.

Рисунок 7 – Принципиальная схема счетчика адреса на двух микросхемах К1533ИЕ19

Выбор АЦП и БЗУ.

При выборе АЦП будем руководствоваться критериями, полученными ранее, а именно:

1. Разрядность АЦП: 8

2. Наличие входа запуска, входа опорного напряжения и выхода сигнализирующего о состоянии АЦП, то есть о том, оцифровало ли оно входные данные и готово ли оно к новому запуску.

3. Напряжение питание должно быть равно либо 5 В, либо 12 В, что соответствует питающим напряжениям шины ISA .

Этим критериям соответствует микросхема АЦП AD7819. Время преобразования этого АЦП 4.5мкс, что позволяет использовать ее на частотах до 200 кГц. Как ранее указывалось, в качестве опорного напряжения для АЦП зададим питающее напряжение шины ISA. Запускать АЦП будем с частотой дискретизации, формируемой делителем частоты Fd.

В качестве БЗУ выберем статическое ОЗУ, имея данные о требуемой разрядности адреса и количестве памяти. Нам подходит ОЗУ HM6264B, выпускаемое в 28-выводном DIP корпусе, требующая однополярное питание 5 В и имеющее выводы разрешения записи и чтения. Запись в БЗУ буде осуществлять только в режиме оцифровки данных и только тогда, когда данные на выходе АЦП готовы. Так как сигналы Qреж, RD в этом случае инверсны, и сигнал разрешения записи тоже инверсен, то есть активным уровнем является ноль, то для обеспечения этого используем микросхему логического “ИЛИ” КР531ЛЛ1.

Разработка буфера данных.

Требуется разработать буферное устройство, осуществляющее передачу 8-ми битных данных в одном режиме работы из АЦП в БЗУ, а в другом режиме работы из БЗУ в ПК. Важным аспектом является присутствие Z-состояния на выходах, подключенных к шине ISA в первом режиме работы. В качестве буфера данных можно использовать две 8-х разрядных микросхемы шинного драйвера КР1533АП5.

Для реализации переключения направления передачи с помощью сигнала Qреж будем подавать его на входы EA неизменным, и на входы EB инвертированным с помощью микросхемы сшестеренного НЕ КР1533ЛН1.

Рисунок 8 – Принципиальная схема буфера данных

Кроме разработанных узлов необходимо использовать некоторую вспомогательную логику. Для формирования сигнала о завершении режима 2 – режима передачи данных в ПК, будем использовать селектор адреса. Пусть адрес 310h должен перевести адаптер в режим 1 – режим оцифровки. В двоичной системе этот адрес выглядит так 001100010000b. Тогда селектор адреса должен реализовывать следующую логическую функци:

у= . Селектор адреса должен выдавать 1 только при активном сигнале шины #IOW.

Для выполнения операции отрицания возьмем микросхемы сшестеренного НЕ КР1533ЛН1, для выполнения операции “И” – две микросхемы КР1533ЛИ6 сдвоенных четырехвходовых “И” и одну микросхему счетверенного И КР1533ЛИ8.

Рисунок 9 – Принципиальная схема селектора адреса

Для формирования сигнала о режиме работы системы Qреж используем RS-триггер, который в ноль будет сбрасываться сигналом с селектора адреса, а переводиться в единицу сигналом переполнения счетчика адреса. В качестве RS-триггера используем микросхему КР1533ТР2, содержащую четыре триггера.

Для передачи информации о режиме работы адаптера Qреж микропроцессорной системе по шине данных будем использовать шинный формирователь и линию D7 шины данных. Передача будет осуществляться выставлении на шину активного сигнала #IOR и при одновременном срабатывании селектора адреса. Задействуем один из каналов микросхемы КР1533АП5, микросхему “ИЛИ” КР531ЛЛ1 и “НЕ” КР1533ЛН1.

Расчет погрешностей

При разработке аналоговой части схемы были использованы резисторы С2-29в точности 0,1% что позволяет считать что погрешность аналоговой части прибора не превышает 1% . Основной вклад в погрешность вносит оцифровка сигнала. Согласно справочным данным значение ошибки квантования составляет ±0,5мзр, то есть для восьмибитного АЦП

= = . Погрешность, вносимая нелинейностью функции преобразования составляет ±0,5мзр, т.е. = . Тогда максимальная погрешность, вызванная влияние обоих факторов, будет являться суммой этих двух погрешностей: = = . Таким образом погрешность прибора составит: приб= =1,1%.

1,1 % что удовлетворяет требованиям, предъявляемым в задании.

Заключение

Прибор, разработанный в данном курсовом проекте, позволяет адекватно измерить окологлазной потенциал, получить результат с необходимой точностью, записать его в память устройства и по запросу микропроцессорной системы отправить его на обработку в ПК по шине ISA. Погрешность измерения разработанного адаптера составляет 1,1%, что не превышает погрешности прибора, заданной по техническому заданию.

1 http://www.big-soviet.ru/462/50225/%D0%9C%D0%B8%D0%BE%D0%B3%D1%80%D0%B0%D1%84%D0%B8%D1%8F

2 http://www.readywork.ru/fiziologiya/miograf-354

3 http://www.happy-giraffe.ru/community/33/forum/post/32778/

4 http://academy-dent.ru/tehnologii/mio

5 http://fiziotera.ru/elektricheskaya-aktivnost-poperechnopolosatyh-i-gadkih-myshc.html

6 Гарет. П. Аналоговые устройства для микропроцессоров и мини ЭВМ. – М.: Мир, 1981. – 95 с.