3) Сумматоры: определения, классификация, уравнения, структуры и применение

Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.

Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

Сумматоры классифицируют по различным признакам.

В зависимости от системы счисления различают:

• двоичные;

• двоично-десятичные (в общем случае двоично-кодированные);

• десятичные;

• прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

• одноразрядные,

• многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров:

• четвертьсумматоры (элементы “сумма по модулю 2”; элементы “исключающее ИЛИ”), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;

• полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);

• полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

• последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;

• параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени — основная задача при построении параллельных сумматоров.

Для уменьшения времени распространения сигнала переноса применяют: конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных ёмкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.

2) Дифференциальный усилитель - это широко известная схема, используемая для усиления разности напряжений двух входных сигналов. В идеальном случае выходной сигнал не зависит от уровня каждого из входных сигналов, а определяется только их разностью. Когда уровни сигналов на обоих входах изменяются одновременно, то такое изменение входного сигнала называют синфазным. Дифференциальный или разностный входной сигнал называют еще нормальным или полезным. Хороший дифференциальный усилитель обладает высоким коэффициентом ослабления синфазного сигнала(КОСС), который представляет собой отношение выходного полезного сигнала к выходному синфазному сигналу, при условии что полезный и синфазный входные сигналы имеют одинаковую амплитуду. Обычно КОСС определяют в децибелах. Диапазон изменения синфазного входного сигнала задает допустимые уровни напряжения, относительно которого должен изменяться входной сигнал.