Часть 1 – Создание qpsk сигнала
Убедитесь в том, что выключатель на задней панели NIELVIS не горит (выключен).
Аккуратно вставьте экспериментальный подключаемый модуль EmonaDATEx в учебную платформу NIELVIS.
Установите режим контроля (ControlMode) на модуле DATEx (расположенный в верхнем правом углу) на контроль ПК (PCControl)
Убедитесь, что блок NIDataAcquisition выключен.
Подсоедините NIELVIS к NIDataAcquisition (DAQ) и подключите к ПК.
Включите выключатель питания на задней панели NIELVIS, затем включите выключатель питания макетной платы (PrototypingBoardPower) на передней панели.
После завершения процесса загрузки, включите DAQ и следите за оповещением о том, что ПК его распознал.
Запустите программное обеспечение NIELVIS.
Запустите программное обеспечение Передней панели (SortFrontPanelSFP) и убедитесь в контроле над DATEx платой.
Соедините, как показано на рисунке 3:
Данное соединение может быть представлено блок-схемой, изображенной на рисунке 4. Модуль генератора последовательности (SequenceGenerator) используется дляформирование цифровых данных. Модуль 2-битного последовательно-параллельного преобразователь (2-bitSerial-to-ParallelConverter) используется для разделения битовых данных в поток четных и нечетных битов.
Настройте осциллограф следующим образом:
Trigger Source control to TRIGGER
Активируйте 2 канал осциллографа (CHB) для исследования выходных данных последовательно-параллельного преобразователя.
Сравните сигналы. Вы должны увидеть два различных цифровых сигнала.
Вопрос 1
Какова взаимосвязь между скоростью передачи этих двух цифровых сигналов и скоростью передачи выходных данных Генератора Последовательности? Подсказка: если вы не уверены в ответе, загляните в раздел краткой теории.
Соберите схему:
Помните, что пунктирные линии показывают те провода, которые уже «на месте».
За исключением моделирования цифрового сигнала, данное соединение может быть представлено блок-схемой, изображенной на рисунке 6. Обратите внимание на то, что выхода бит-разделителя соединены с независимыми модулями Умножителя (Multipliermodules). Другой входной сигнал в данные модули – 100 kHz синусоида. Однако, сигналы сдвинуты по фазе на 90º, что является необходимым условием QPSK.
Настройте осциллограф: Timebasecontrol в положение 200 µs/div.
Сравните четные биты сигнала с выходным сигналом модуля Умножителя ( ).
Подсказка: Существенно может помочь изменение настройки 2 канала: Scalecontrol в положение 2V/div.
Далее настройте осциллограф: TriggerSourcecontrol в положение CHA.
Timebase control - 50 µs/div.
Проследите за несущей и тем, как она изменяется.
Вопрос 2
Какая особенность выходного сигнала Умножителя говорит о том, что это BPSK сигнал?
Вернитеследующиенастройкиосциллографа: Timebase control - 500 µs/div и Trigger Source - TRIGGER.
Переместите соединения осциллографа, как показано на рисунке 7:
Это изменение так же показано на блок-схеме:
Настройтеосциллограф: Timebase control - 200 µs/div.
Сравните четные биты информации c сигналом на выходе умножителя ( ).
Установите Trigger Source control вположение CH A.
Timebase control – 50 µs/div.
Проследите за несущей и тем, как она изменяется.