Алгоритм синтезу ЦА з пам’яттю містить такі основні етапи:

• Запис та формалізація умов функціонування автомата.

• Мінімізація та кодування станів.

• Складання таблиці переходів, в якій необхідно показати не тільки попередні та наступні стани тригерів, але і сигнали на їх входах.

• Визначення функцій збудження тригерів. Функції збудження тригерів отримують із таблиці переходів, звичайно у вигляді ДДНФ, таким же чином, що і для комбінаційних схем.

• Мінімізація функцій збудження тригерів. Функції збудження тригерів реалізовуються комбінаційною частиною автомата, що в загальному випадку має n + m входів (n – кількість вхідних сигналів ЦА, m – кількість виходів всіх тригерів ЦА) та l + k виходів (l – кількість вихідних сигналів ЦА, k – кількість входів всіх тригерів ЦА). Це пояснюється узагальненою структурною схемою послідовнісного ЦА, що зображена на рис.1. Тобто, на цьому етапі виконується спільна мінімізація l + k логічних функцій n + m аргументів. Для мінімізації функцій використовуються будь-які існуючі методи – наприклад, карти Карно.

• Перехід до заданого базису та складання логічної схеми ЦА виконуються практично таким же чином, що і при синтезі комбінаційних схем. Однак, слід мати на увазі, що поняття логічного базису застосовується лише до комбінаційної частини ЦА, але не відноситься до пам’яті автомата.

• Завершується проектування ЦА його аналізом – тобто моделюванням або макетуванням отриманої схеми з метою перевірки правильності її функціонування.

27. Класифікація систем числення.

28. Представлення чисел в позиційній системі числення з основою р.

29. Системи числення з основою р=2, 8, 16.

30. Поняття розрядної сітки та формату числа в обчислювальних системах.

31. Подання чисел у форматі з фіксованою комою.

32. Подання чисел у форматі з плавучою комою.

33. Правила виконання арифметичних операцій додавання, віднімання, множення та ділення над багаторозрядними двійковими числами.

34. Правила виконання логічних операцій (кон’юнкція, диз’юнкція, заперечення, сума за модулем 2 над багаторозрядними двійковими числами.

35. Правила виконання операцій зсуву багаторозрядних двійкових чисел.

36. Поняття про кодування інформації.

37. Коди двійкових чисел; прямий, обернений та з доповненням.

38. В икористання кодів з доповненням при виконанні арифметичних операцій.

39. Основні поняття про АЛП.

Сутність обробки інформації у цифровій формі полягає у виконанні заданої послідовності найпростіших арифметичних і логічних операцій над числами. У цифровій апаратурі основним пристроєм, у якому безпосередньо виконується обробка, є процесорний пристрій. Синтезується у вигляді поєднання двох пристроїв: операційного (арифметико-логічного) і керуючого.

АЛП призначений для виконання арифметичних і логічних операцій над числами (словами), що надходять до нього, за сигналами з пристрою керування. Основні операції, що виконує АЛП – це додавання та множення.

Пристрій керування призначений для організації процесу обчислень. Він координує дії АЛП, генеруючі у визначеній часовій послідовності керуючі сигнали, під дією яких у вузлах АЛП виконуються необхідні операції.

Формування керуючих сигналів y1,…,yn для виконання визначених мікрокоманд може залежати від стана вузлів АЛП, обумовленого сигналами x1,…,xn, які передаються по відповідних колах з виходів АЛП на входи керуючого пристрою. Керуючі сигнали y1,…,yn можуть залежати також від зовнішніх сигналів x+1,…,xL.…

Результати обробки, виконані у АЛП, знімають з його виходів z1,…,zm...

АЛП будують на основі багаторозрядного двійкового суматора, що виконує арифметичні операції, і регістрів для зберігання операндів (даних, що беруть участь в операціях) і результатів виконання арифметичних операцій.

40. Принципи проектування мікропрограмного автомату (керуючого пристрою):

використання принципу схемної логіки або принципу програмованої логіки. При використанні принципу схемної логіки, у процесі проектування підбирається деякий набір цифрових мікросхем і визначається така схема з'єднання їх виводів, котра забезпечує необхідне функціонування. Пристрої, побудовані за таким принципом, здатні забезпечувати найвищу швидкодію при заданому типі технології елементів, однак такі пристрої завжди виходять вузькоспеціалізованими.

Використання принципу програмованої логіки припускає побудову деякого універсального пристрою на одній або на кількох мікросхемах великого ступеню інтеграції (ВІС). Необхідний алгоритм функціонування пристрою тут забезпечується розміщенням у його пам'яті деякої певної програми.

41. Багаторозрядні комбінаційні суматори

П ринцип додавання багаторозрядних двійкових чисел полягає у тому, що у кожному з розрядів виконуються однотипні дії: визначається цифра суми шляхом додавання по модулю 2 цифр доданків і переносу з попереднього розряду і формується перенос, який надходить до наступного розряду. Ці дії реалізуються двійковим однорозрядним суматором.

Паралельний багаторозрядний суматор складається з такої кількості однорозрядних суматорів, яка дорівнює кількості розрядів чисел, які додаються.Усі розряди доданків повинні одночасно надходити до пристрою додавання. Сигнал переносу передається від розряду до розряду послідовно, утворюючи на виході значення старшого розряду суми.

Недоліком суматору з послідовним переносом є те, що отримання результату у старшому розряді суматора можливе тільки після завершення розповсюдження переносу по усіх розрядах, що знижує швидкодію пристрою.

42. Пристрій віднімання двійкових чисел.

К омбінаційний суматор у сукупності з деякими допоміжними вузлами й елементами може бути використаний не тільки для додавання, але також для віднімання і множення двійкових чисел із знаком. Для цього в схемі пристрої додавання і віднімання варто передбачити комбінаційний пристрій, що виконує при необхідності доповнення від'ємника (інверсію всіх розрядів вихідного коду, включаючи знаковий, і додавання одиниці до молодшого розряду).

Схема чотирирозрядного пристрою додавання і віднімання двійкових чисел у додаткових кодах подана на рис. 3.

Тут – додатковий код операнда x; – додатковий код операнда y, – доповняльний результату.

Суматор SM виконує операцію:

.

Якщо сигнал керування Z = P1 = 0, то коди операндів подаються на входи суматору без зміни, і відбувається додавання .

43. Способи множення чисел.

Найбільше поширення одержав перший алгоритм, що як не вимагає додаткового встаткування для формування повноразрядного добутку. Незалежно від алгоритму для побудови операційного блоку потрібні три регістри, два з яких зсуваючі, і суматор.

Метод 1. Множення, починаючи з молодших розрядів множника, з зсувом часткових добутків вправо при нерухомому множеному. Послідовність дій в кожному циклі виконання множення визначаються молодшим розрядом регістра множника, куди послідовно одна за одною надходять цифри множника. Оскільки по мірі зсуву множника вправо старші розряди регістра множника звільняються, він може бути використаний для збереження молодших розрядів добутку, що надходять з молодшого розряду суматора часткових добутків по мірі виконання множення.

Метод 2. Множення, починаючи з молодших розрядів множника при зсуві множеного вліво та нерухомій сумі часткових добутків. Послідовність дій визначається, як і в першому варіанті, молодшим розрядом регістра множника. При цьому методі регістр множеного та суматор часткових добутків повинні мати подвійну довжину.

Метод 3. Множення, починаючи зі старших розрядів множника, при зсуві суми часткових добутків вліво та нерухомому множеному. Послідовність дій виконання множення визначається старшим розрядом регістра множника. Даний метод потребує додаткового в порівнянні з першим методом обладнання. Множення починається з молодших розрядів і множене зсувається вліво на один розряд в кожному такті.

Метод 4. Множення, починаючи зі старших розрядів множника, при зсуві вправо множеного та нерухомій сумі часткових добутків. Послідовність дій на кожному кроці множення визначається старшим розрядом регістра множника.

44. Множення чисел в форматі з фіксованою комою

Перед виконанням процедури множення по звичайних арифметичних правилах множення визначається й запам'ятовується знак добутку. Далі обоє операндів представляються в прямому коді й виконується сама процедура множення одним із двох раніше описаних методів з обов'язковим контролем переповнення розрядної сітки. Якщо знак добутку від’ємний, то відповідь, при необхідності, представляється в додатковому коді.

Множення чисел представлених у формі з фіксованої коми можна організувати не тільки на двійковому суматорі прямого коду, але й на двійкових суматорах зворотного або доповняльного коду. У цьому випадку добуток додаткових або зворотних кодів співмножників дорівнює додатковому або зворотному коду відповідно тільки у випадку позитивного множника

Якщо множник є від'ємним числом, то обернений (доповняльний) код добутку одержується додаванням поправок і ( ) до добутку обернених (доповняльних) кодів співмножників. Оскільки поправки мають різну вагу, то послідовність їх додавання залежить від того, з яких розрядів множника починається множення.

45. Множення чисел в форматі з плавучою комою

Для чисел і , що представлені в формі з плаваючою комою, добуток обчислюється за формулою (1):

, (1)

де , .

Звідси випливає, що процес множення складається з чотирьох етапів:

1. множення мантис;

2. додавання порядків;

3. нормалізація й округлення мантиси добутку;

4. корегування порядку добутку.

46. С пособи апаратурної реалізації методів множення.

Апаратні методи прискорення множення вимагають для свого здійснення введення додаткової апаратури в основні арифметичні кола пристрою для множення.

Логічними методами прискорення множення називають такі методи, реалізація яких не вимагає змін основної структури арифметичних кіл пристрою для множення, а прискорення досягається тільки за рахунок ускладнення схеми керування цим пристроєм.

Частіше зустрічаються завдання, у яких необхідне значення якої-небудь величини множити й ділити на різні коефіцієнти, які також можуть бути змінними.

47. Методи ділення чисел.

До найбільш розповсюджених методів виконання операції ділення відноситься також метод, що полягає у використанні наближеної формули для визначення частки від ділення двох чисел. Від методу ділення шляхом множення діленого на обернене значення дільника він відрізняється тільки тим, що частка визначається за деякою формулою шляхом виконання операцій додавання, віднімання і множення.

Є й загальне для всіх випадків обмеження - дільник не може бути дорівнює 0.

При реалізації прямих методів ділення в ЕОМ зводиться до виконання послідовності вирахувань дільника з діленого, а потім із часткових залишків, що утворяться, і зсування цих залишків і формованих за знаком часткових залишків цифр частки. Існують три основних алгоритми прямого розподілу:

• з відновленням залишку,

• без відновлення залишку,

• розподіл з незавершенням.

Основна відмінність між різними алгоритмами полягає в кількості тактів, необхідних для формування однієї цифри частки.

48. Ділення чисел з фіксованою комою

Нехай А - ділене, В - дільник і С - частка. Найпростіше ділення виконується в прямому коді. У разі представлення чисел , і у формі з фіксованою комою, воно реалізується у два етапи. На першому етапі визначається знак частки шляхом додавання за модулем два цифр знакових розрядів діленого і дільника. На другому етапі здійснюється ділення модулів початкових чисел і , округлення модуля частки, після чого до нього дописується знак, що визначений на першому етапі.

На відміну від множення чисел з фіксованою комою, в процесі якого принципово неможливе переповнення розрядної сітки, ділення дробових чисел може призвести до переповнення розрядної сітки і, отже, до неправильного результату. Тому для уникнення такої ситуації має виконуватись умова: .

Відомо два основних метода ділення чисел, а саме: ділення з відновленням та без відновлення остач.

Алгоритм ділення модулів чисел з відновленням остач полягає у виконанні таких дій.

П. 1. Подвоїти модуль діленого .

П. 2. Відняти від подвоєного модуля діленого модуль дільника. Одержана різниця є першою остачею.

П. 3. Проаналізувати знак остачі R. Якщо , то черговому розряду частки присвоїти цифру 1 і перейти до п. 5; якщо ж R < 0, то черговому розряду частки присвоїти цифру 0.

П. 4. Відновити остачу, додавши модуль дільника .

П. 5. Подвоїти остачу.

П. 6. Визначити чергову остачу, віднявши від попередньої остачі модуль дільника. Перейти до п. 3.

П. 3 - п. 6 виконувати до одержання всіх необхідних цифр частки.

За своїм характером операція ділення відноситься до операцій, що дають не завжди точний результат, тому ознакою закінчення операції ділення може бути досягнення заданої точності. Якщо в процесі ділення одержується остача R = 0, то операція зупиняється й у решту розрядів частки записується нуль. Звичайно формальною ознакою кінця операції ділення є одержання такої самої кількості розрядів у частці, яку мають операнди.

Подвоєння діленого та остачі практично виконується шляхом зсуву коду вліво на один розряд.

49. С пособи апаратурной реалізації методів ділення.

Реалізація алгоритму ділення вимагає наявності в операційному пристрої комбінаційного суматора й регістра з динамічним керуванням паралельним прийомом даних по виході. Таким чином, алгоритм ділення з незавершенням - це фактично алгоритм з відновленням залишку, але такт відновлення залишку відсутній. Таким чином, для формування однієї цифри частки буде потрібно теж два такти, як і в алгоритмі розподілу без відновлення залишку. Крім того, це приводить до спрощення схеми з'єднання функціональних вузлів в операційному пристрої, тому що в суматорі завжди виконується тільки вирахування.