3.3 Вимоги до оформлення комплексного завдання

Комплексне завдання виконується рукописним або машинописним способом на одній сторонці паперового аркуша формату А4 (210х297) по ДСТ 27301-68. Всі сторінки нумеруються, починаючи з другої у верхньому правому куті.

Склад пояснювальної записки:

1. Титульний аркуш.

2. Зміст.

3. Завдання.

4. Вступ.

5. Розробка структурної і логічної схеми мікропроцесорної системи.

6. Висновок.

7. Список використаної літератури.

Усі рисунки виконуються вручну або за допомогою технічних засобів (принтера тощо) на білому папері або міліметровому папері форматів А4 або А3 або А2.

3.4 Обов’язкові питання для захисту комплексного завдання

1. Покажіть входи і виходи МПС.

2. При розрахунку кількості ВІС пам’яті для забезпечення необхідної організації дробове число обов’язково заокруглюється до більшого числа. Як використовуються зайві комірки пам’яті?

3. Що означають позначки

і

на умовно-графічному позначенні ВІС пам’яті?

4. У яких призначеннях МПС доцільно використовувати паралельний, а у яких послідовний обмін даними з периферійними пристроями?

5. Чому бажано будувати МПС на ВІС, які належать до одного мікропроцесорного комплекту?

6. Які Ви знаєте схемні рішення щодо розподілу адресного простору МПС?

3.5 Приклади виконання комплексного завдання

Перед виконанням комплексного завдання необхідно обов’язково опрацювати положення розд. 2 методичних вказівок до його виконання й відповідні розділи рекомендованої літератури.

1 Для побудови узагальненої структурної схеми необхідно визначити кількість ВІС, які будуть використовуватися у кожній з підсистем МПС, відповідно до завдання. Припустимо, що відповідно до завдання необхідно побудувати МПС з наступними параметрами:

ОЗП К	ПЗП К	Послідовні канали (введення/виведення)	Паралельні канали (введення/виведення)	Таймери
167	58	3	5	1

Вважаємо, що ОЗП будемо будувати з ВІС типу АМ21С512, які мають задану організацію – 64К×8, а ПЗП – з ВІС типу АМ27С512.

1.1 Кількість ВІС для побудови ОЗП визначається таким чином:

167K×8

N

64K×8

= 4 –––––––– = 10,44 ≈ 12.

1.2 Кількість ВІС для побудови ОЗП визначається так:

58K×8

N

64K×8

= 4 –––––––– = 3,625 ≈ 4.

Таким чином, для побудови ОЗП необхідно всього 12 ВІС типу АМ27С512, які будуть розподілені по чотирьох блоках пам’яті, кожен з яких буде вміщувати по 3 мікросхеми.

1.3 Блок паралельного інтерфейсу будемо будувати з використанням ВІС типу МС68230, кожна з яких може забезпечити роботу трьох незалежних 8-розрядних паралельних портів. Кількість ВІС визначається як:

5

N

3

= –––– = 1,666 ≈ 2.

Таким чином, для побудови паралельного інтерфейсу необхідно 2 ВІС типу МС68230, які загалом зможуть забезпечити роботу шести 8-розрядних паралельних портів.

1.4 Блок таймера будемо будувати з використанням ВІС типу МС68230, кожна з яких може забезпечити роботу одного таймера. Кількість ВІС визначається як:

N

1

1

= –––– = 1.

Таким чином, для побудови таймера в розроблюваній МПС необхідно 1 ВІС типу МС68230.

1.5 Блок послідовного інтерфейсу будемо будувати з використанням ВІС типу МС68681, кожна з яких може забезпечити роботу двох незалежних дуплексних послідовних портів. Кількість ВІС визначається як:

3

N

2

= –––– = 1,5 ≈ 2.

Таким чином, для побудови паралельного інтерфейсу необхідно 2 ВІС типу МС68681.

Структурна схема будується відповідно до положень даних вказівок і рис. 3.11.

2 Сигнали керування МПС повинні забезпечувати включення відповідних блоків у залежності від виконуваного циклу й адреси пристрою, який використовується у даний момент часу. До таких сигналів відносяться сигнали вибору пристроїв – BACK5…1, сигнали вибору розміру операнда – BYTE2…0 й сигнали вибору відповідної ВІС, якщо пристрій побудовано з кількох ВІС, які використовуються для збільшення обсягу адресного простору даного пристрою.

Формування таких сигналів відбувається аналогічно розглянутому у розд. 3.2 формуванню сигналів для вибору шару у блоку пам’яті.

Для прикладу розглянемо побудову пристрою формування сигналів вибору шару (дешифратора адреси) блока паралельного інтерфейсу. Кожна ВІС паралельного інтерфейсу повинна мати адресний простір обсягом 32 байти (для адресування внутрішніх пристроїв). Для адресування використовуються розряди А5…А1. Таким чином, перша ВІС має адресуватися у межах $С00000 ÷ $С0003Е, початкова адреса другої ВІС буде $С0040, а остання – $С0007Е. Таким чином, розряд А6 можна використовувати для вибору однієї з двох перших ВІС паралельного інтерфейсу. Для дозволу на роботу цього пристрою використовуємо сигнал дозволу роботи паралельного інтерфейсу – BACK4.

3 Після розробки всіх необхідних пристроїв можна побудувати загальну логічну структуру МПС. Всі підсистеми МПС повинні бути підключені до ША та ШД. Шини управління треба показати окремо для кожної підсистеми з указанням управляючих сигналів.