4.4. Регистры кр1533ир22
Микросхема КР1533ИР22 представляет собой восьмиразрядный регистр хранения информации, тактируемый импульсом, с возможностью перевода выходов в высокоимпедансное состояние. Запись информации в триггеры регистра происходит при подаче лог. 1 на вход LE, в этом случае сигналы на выходах регистра повторяют входные, регистр "прозрачен" для сигналов на входах D1 - D8. При подаче лог. 0 на вход LE регистр переходит в режим хранения информации. Выходы микросхемы находятся в активном состоянии, если на вход OE подан лог. 0. Если же на вход ОE подать лог. 1, выходы регистра переходят в высокоимпедансное состояние. Сигнал на входе OE не влияет на запись в триггеры, запись может производиться как при лог. 0, так и при лог. 1 на этом входе.
По принципу действия данный регистр аналогичен микросхеме КР1533ИР23 (74ALS374), но в отличие от неё синхронизируется уровнем на входе LE, а не фронтом импульса.
Микросхема КР1533ИР22 по входным и выходным уровням сигналов совместима с другими ИС стандартной ТТЛ логики.
ИС КР1533ИР22 специально спроектирована для управления ёмкостной (до 500пФ) или относительно низкоомной нагрузкой. Применение выходов с тремя состояниями и увеличенная нагрузочная способность по сравнению со стандартными микросхемами серии КР1533 обеспечивает возможность работы непосредственно на магистраль без дополнительных схем интерфейса. Это дает возможность использовать данную микросхему в качестве буферного регистра, регистра ввода-вывода, магистрального передатчика и др.
Рис 3.Корпус : DIP-20
Рис.4 Логическая таблица м/с КР1533ИР22
0 - низкий уровень
1 - высокий уровень
Z - высокоимпедансное состояние
X - любое состояние
Qo - предыдущее состояние выхода
Рис 5. Основные параметры КР1533ИР22
Назначение выводов м/с КР1533ИР22:
Рис 6. Назначение выводов м/с КР1533ИР22
Условное графическое обозначение м/с КР1533ИР22:
Рис 7. Условное графическое обозначение м/с КР1533ИР22
Функциональная схема микросхемы КР1533ИР22:
Рис 8. Функциональная схема микросхемы КР1533ИР22
4.5. ОЗУ К132РУ2
Микросхемы К132РУ выполненные на основе КМОП- технологии представляют собой ОЗУ емкостью 4096 бит с организацией 4кx1 бит. Микросхема имеет дешифраторы адреса строк и столбцов, матрицу запоминающих ячеек 16x16, схему управления, формирователь ввода данных выходной усилитель с прямым и инверсным трехуровневыми выходами. Микросхема по входам требует высокого входного напряжения логической единицы, поэтому необходимо применять специальные меры при использовании микросхемTTL-типа в качестве схем обрамления. По выходу микросхема непосредственно стыкуется с TTL-схемами.
Рис .9 Условно графическое изображение схемы
Рис.10 Временная диаграмма работы в режимах: а) записи б) считывания
Микросхема обеспечивает функционирование в диапазоне изменения Uсс от 3до 15в (при этом изменяются временные параметры). С повышением Напряжения Ucc временные параметры улучшаются, но увеличиваются соответственно уровни логической единицы входных и выходных сигналов, что требует специального согласования схем.
Описание микросхемы ОЗУК132РУ2
Рис.11 Описание микросхемы ОЗУ К132РУ2
Параметры микросхемы K132РУ2
Рис. 12Параметры микросхемы K132РУ2