Организация ввода — вывода.
Ввод и вывод данных может осуществляться двумя способами: с использованием адресного пространства ввода - вывода, и с использованием общего с памятью адресного пространства, т. е. с отображением на память.
При первом способе применяются специальные команды IN (ввод) и OUT (вывод), которые обеспечивают передачу данных между аккумуляторами A или АХ и адресуемыми портами. При выполнении этих команд вырабатывается сигнал М/IO = 0, который идентифицирует выбор пространства ввода — вывода и в совокупности с сигналами WR и RD позволяет сформировать системные сигналы IOW и IOR для управления операциями записи данных в порт и чтения из порта.
Команды IN и OUT могут использовать прямую адресацию (по аналогии с одноименными командами ВМ80), когда адрес порта содержится в виде константы во втором байте команды, и косвенную адресацию, когда адрес располагается в регистре DX. В первом случае можно адресовать по 256 портов для ввода и вывода данных. Во втором обеспечивается адресное пространство до 64К 8-битовых портов или до 32К 16-битовых портов. Косвенная адресация позволяет вычислять адреса портов при выполнении программы и удобна при организации вычислительных циклов для обслуживания нескольких портов с помощью одной процедуры.
Восемь ячеек F8 — FF в пространстве ввода — вывода зарезервированы для системных целей, и использовать их в прикладных программах не рекомендуется.
При втором способе адреса портов размещаются в общем адресном пространстве, и обращение к ним не отличается от обращения к ячейкам памяти. Это повышает гибкость программирования, так как для ввода — вывода можно использовать любую команду с обращением к памяти при любом способе адресации. Так, команда MOV позволяет передавать данные между любым общим регистром или ячейкой памяти и портом ввода — вывода, а логические команды AND, OR, XOR и TEST позволяют манипулировать битами в регистре порта. При этом, однако, следует учитывать, что команды с обращением к памяти имеют больший формат и выполняются дольше, чем простые команды IN и OUT. Кроме того, несколько усложняется дешифрирование 20-битового физического адреса порта и сокращается число адресов, которые могут использоваться для ячеек памяти.
Микропроцессор может передавать по шине байт или слово в/из ВУ. Чтобы слово передавалось за один цикл шины, адрес ВУ должен быть четным. Адрес байтового ВУ может быть четным или нечетным, и соответственно порты этих внешних устройств подключаются к линиям младшего и старшего байта шины данных. Для раздельного обращения к этим портам дешифрирование адресов осуществляется с учетом сигналов на линиях ВНЕ и АО.
Функционирование микропроцессора
Функционирование МП ВМ86 иллюстрируется временными диаграммами, приведенными на рис. 3. Цикл начинается с формирования в такте TI сигнала М/IO определяющего тип устройства (ЗУ или ВУ), к которому производится обращение для пересылки данных. Длительность сигнала М/IO равна длительности цикла шины, и он используется для селекции адреса устройства. В такте Т1 и в начале такта Т2 микропроцессор выставляет адрес ЗУ на линии А19 — А16 и AD15 — AD0 либо адрес ВУ на шины AD15 — AD0, а также вырабатывает сигнал ВНЕ, который вместе А0 определяет передачу слова или одного из байтов. Одновременно с этим МП выдает строб адреса ALE, по спаду которого адрес фиксируется во внешних регистрах-защелках. На выходах этих регистров адрес сохраняется в течение всего цикла шины (до записи нового значения).
В такте Т2 происходит переключение шин: на линии A19/S6 — A16/S3 поступают сигналы состояния S6 — S3, которые сохраняются до конца такта Т4. В дальнейшем значения этих сигналов зависят от вида выполняемого действия чтение или запись.
В цикле чтения в такте Т2 линии AD15 — ADO переводятся в третье состояние до появления данных от адресованного устройства. В тактах Т2 - Т4 вырабатывается сигнал чтения RD = 0, который указывает этому устройству на необходимость выдачи данных. Для управления буферами данных, которые обычно подключаются к линиям AD15 — ADO, в тактах Т2 — Т4 формируется сигнал DE, разрешающий передачу данных. Направление передачи данных при чтении определяет сигнал DT/R=0, действующий в течение всего цикла.
После выполнения чтения и установления сигнала RD = 1 микропроцессор заканчивает такт Т 4 следующим образом: линии AD15 — ADO находятся в высокоомном состоянии, сигналы М/IO, DE, DT/R S7 — S3 неактивны, буферы данных отключены от канала.
В цикле записи в такте Т2 адрес на линиях AD15 — ADO заменяется данными, предназначенными для записи в адресуемое устройство. Данные остаются действительными до середины такта Т4 и сопровождаются сигналом WR = 0, который используется в качестве строба для записи данных в устройство. Сигнал DE = 0 появляется уже в такте Т1 и используется для подготовки буферов к передаче данных. Сигнал DT/R=1, переключающий буферы на передачу данных в направлении к МП, удерживается на протяжении всего цикла записи.
После установления WR = 1 такт Т4 заканчивается так же, как и при выполнении цикла чтения.
Таким образом, циклы чтения и записи различаются не только активными значениями сигналов RD или WR и состоянием сигнала DT/R, но и тем, что в цикле записи сигналы DE и WR становятся активными раньше и имеют большую длительность, чем в цикле чтения. Соответственно данные при записи присутствуют на шине в течение большего промежутка времени, чем при чтении. Временные диаграммы приведены на рис.3
Основные характеристики микропроцессора: архитектура Фон-Неймана; совмещенная шина адреса - данных; объём адресуемой памяти – 1 Мб; разрядность шины данных – 8 бит; адресное пространство системы ввода-вывода 64кБ, набор из 158 базовых команд; напряжение питания + 5В.