7.2 Разработка блок-схемы моделирования дс кнвш в пакете VisSim и ее анализ

7.2.1 Разработка блок схемы моделирования ступенчатого сигнала j(t)

Изменение жесткости процесса шлифования j(t) представляет собой периодический ступенчатый сигнал согласно рисунку 7.3 (сплошная линия). В рассматриваемом примере для моделирования j(t) приняты следующие исходные данные:

мм, мм/с, м/мин, , – число пазов в круге, мм/мин.

На основании таких данных получены: заданная глубина шлифования по (7.4), размеры выступа на круге и паза , времена поворота круга на величину дуги выступа – и паза , а также время периода ступенчатого сигнала . Исходные данные и перечисленные расчетные параметры приведены на рис. 7.7. Здесь же приведена блок-схема расчета жесткости j согласно (7.5).

Рисунок 7.7 – Исходные данные и расчет жесткости j

На рис. 7.8 приведены: 1) блок-схема моделирования сигнала j₁(t) – гармонического изменения жесткости процесса шлифования согласно (7.4); блок-схема ступенчатого изменения жесткости процесса шлифования j(t); расчет числа циклов нагрева-охлаждения N_c.

Два варианта расчета жесткости процесса прерывистого шлифования в функции времени необходимы для сравнения результатов моделирования при различных моделях жесткости процесса шлифования.

Рисунок 7.8 – Блок-схемы расчета j₁(t) согласно (7.4), моделирования ступенчатого сигнала j(t) (сплошная линия рис. 7.3) и числа циклов нагрева-охлаждения N_c.

Для уяснения работы блок схемы модели j(t) она на рис. 7.8 приведена с сигналами на выходе блока «Pulse Train» и на выходе блока «Reset Integrator». Блок «Pulse Train» генерирует короткие импульсы единичной величины с шагом по времени равным постоянной величине, поданный на нижний вход блока. В приведенной схеме это время Т-периода пазов на круге.

Интегратор со сбросом имеет три входа. Сигнал с верхнего входа интегрируется, как и в обычном интеграторе. На средний вход подается управляющий сигнал, а на нижний – уровень сброса. Если уровень сигнала на управляющем входе по абсолютному значению меньше 1, то интегратор интегрирует как обычно. В противном случае интегратор сбрасывается до уровня на нижнем входе.

Согласно приведенной блок-схемы интегрируется величина обратная периоду Т до тех пор, пока время достигнет значения Т, т.е. пока на средний вход интегратора со сбросом не придет единица. Тогда на выходе интегратора образуется сигнал равный нижнему входу, т.е. в рассматриваемом примере будет ноль. Выходной сигнал из интегратора выведен на Plot нижний справа. Он имеет пилообразный вид с периодом Т.

Блок «меньше или равно» на выход дает единицу, если skv=0,625 меньше выходного сигнала из интегратора. В этом случае блок «merge» пропускает на выход жесткость j, т.е. на выходе блока «merge» будет j в течение времени  с. Когда же на вход блока «меньше или равно» придет сигнал больше чем 0,625, на выходе этого блока будет ноль и блок «merge» будет пропускать сигнал с нижнего своего входа, т.е. ноль согласно блок-схеме на рисунке 7.8. В результате на выходе блока формируется ступенчатый сигнал с величиной в течение времени с и нулем в течении времени с.