3.2 Електричні розгляду дизайну

Через збільшення швидкості Ultra ATA, зрушення в стратегії дизайну потрібно. Serial ATA адресує цю потребу, роблячи перехід до високошвидкісної послідовної магістралі. Щоб пом'якшити багато з проблем дизайну, пов'язаних з високошвидкісними асиметричними і / або паралельними шинами, Serial ATA використовує низьку передачу сигналів диференціала напруги. З цим підходом, кожні дані сигналу фактично передані більш ніж у дві лінії, які несуть рівні і протилежні версії сигналу. Одержувач тоді декодує сигнал, заснований на диференціальному напрузі між цими рядками. Напруга "загального режиму", або напруга використання рядків як довідник СИСТЕМИ ЦИФРОВОГО УПРАВЛІННЯ плюс шум, введений однаково в обидві рядки, відхилені в одержувачі. Ця напруга загального режиму може змінитися через якийсь час, хоча зміни вище деякої частоти можуть бути введені в отримувач як шум. Ці чудові електричні властивості забезпечують багато з ключових переваг дизайну, які дають можливість Serial ATA розширити швидкості далеко за межі Ultra ATA.

3.3 Синхронізація

Через високих швидкостей передачі даних і відносно довгою шини і кабельних затримок поширення, Ultra ATA використання несцеплял синхронізацію, також відому як початково-синхронна синхронізація. У типових синхронних дизайнах синхронізації, дані передані з джерела і синхронізовані в одержувача, використовуючи місцевий сигнал синхронізатора. З несцепленние синхронізацією, синхронізатор або сигнал стробу даних з генеровані в джерелі і послані з даними. Беручи ідентичний слід або кабельні довжини і характеристики, обидва даних і стрибає досягають одержувача в той же самий час.

Ця методика дозволяє більше гнучкості в повній затримці поширення по шині, але вводить додаткові складності. Оскільки стрибає посилають з даними, це схоже до брязкіт і відображення. Якщо цей шум є достатньо великим, дані можуть бути "двояко синхронізовані", якщо сигнал стробу перетинає поріг перемикання. Дані, залагоджувати час є часто більш критичними, оскільки перехід стробу типово більш наполегливо вирівнюється з переходом даних.

Расфазіровка тактових сигналів стає більш складною, оскільки обидва даних і часи поширення синхроимпульса можуть змінитися від казали затримки. Щоб зменшувати проблеми, пов'язані, щоб ухилитися, 100MHz передачі (прямий доступ в пам'ять Ultra, режим 5) повинен використовувати 3.3V сигналізує (проти 5V з попередніми ATA специфікаціями) так, щоб переходи сигналу були більш симетричні про 1.5V перемикання порога. Імпеданс завершення також більш сильно стримуються зменшити брязкіт в сигналах, які могли викликати плато або удари на краї сигналу, приводячи до відстроченим пороговим перетину.

На відміну від паралельної ATA шини, Serial ATA не виділяла окремий сигнал як стрибає або CLOCK. Замість цього синхроімпульс "впроваджений" в потік даних безпосередньо. Коли ніякі дані не посилають поперек шини, "101010 ..." зразок переданий так, щоб обидва пристрої могли синхронізувати їх внутрішні одержувачі з вхідною розрядної синхронізацією переходу. Ця синхронізація підтримана протягом передач даних. 8b10b кодування наказує переходи на кілька бітів в 10 бітів навіть протягом передачі даних; дрейф годин згорнутий, безперервно простежуючи ці переходи. Впроваджена синхронізація забезпечує вигоди синхронізації від початково-синхронної синхронізації, не вводячи проблеми, пов'язані з фазуванням тактових сигналів.