Цифровые шифраторы
и
Дешифраторы
Дешифраторы и шифраторы (также, как и элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами: потенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие элементы не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью.
Дешифраторы могут быть полными и неполными. Полные дешифраторы реагируют на все входные коды, неполные – на коды, величина которых не превосходит некоторого заранее установленного значения. Выходы дешифраторов могут быть прямыми и инверсными.
Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответствующий своему значению.
Дешифратор.
Каждому цифровому коду на входах дешифратора (рис. 1, а,б) соответствует логическая 1 (или логический 0) на соответствующем выходе. Иными словами, каждый входной код адресует соответствующий выход, который при этом возбуждается. Поэтому входы дешифратора часто называют адресными. Стоящие возле них цифры (1,2,4…) показывают как соотносятся веса разрядов поступающего двоичного числа.
Выходы дешифратора оцифрованы десятичными числами. Возбуждается тот выход, номер которого равен весу входного кода, разряды которого имеют обозначенные веса (рис. 1), т.е. дешифратор расшифровывает (дешифрирует) число, записанное в двоичном коде, представляя его логической 1 (логическим 0) на соответствующем выходе. Так, выход 5 возбуждается при входном коде 101, выход 6 – при входном коде 110 и т.д. Удобно представлять, что выход дешифратора отображает возбудивший его входной код.
Вход V является входом разрешения работы. Если он инверсный (обозначен кружком как на рис. 1), то для функционирования дешифратора на нем должен быть лог. 0 (достаточно этот вход соединить с общим проводом – “землей”). Прямой вход V через резистор соединяется с источником питания. Наличие входа разрешения расширяет функциональные возможности микросхемы.
Дешифратор выбирается так, чтобы число его входов соответствовало разрядности поступающих двоичных кодов. Число его выходов равно количеству различных кодов этой разрядности. Так как каждый разряд двоичного кода принимает два значения, то полное количество n-разрядных комбинаций (n-разрядных двоичных кодов) равно 2n. Такое число выходов имеет полный дешифратор.
Неполный дешифратор выбирается, когда некоторые значения адресных кодов не отражают физической реальности. Так, например, дешифратор, предназначенный для фиксации двоичных кодов десятичного разряда (в нем могут быть цифры 0,1,2…9), должен иметь четыре входа (910 отображается как 10012). Однако комбинации, большие 10012 отображают не цифру, а число, и поэтому (хотя и могут появляться на входах) не должны фиксироваться на выходах, число которых может не превышать десяти.
Основу структуры дешифратора могут составлять элементы И; выход каждого из них является выходом дешифратора. Если этот выход должен быть возбужден, то на входах элемента И должны собираться логические единицы. При этом разряды входного кода, в которых присутствуют логические единицы, должны поступать на входы элемента И непосредственно, а нулевые разряды должны инвертироваться.
Изложенный принцип положен в основу построения схемы, изображенной на рис.2. Логическая 1 на выходе Y0 должна появляться, когда на входах Х3 , -X2, X1 присутствует двоичный код 000 десятичного числа 0. Поэтому входы верхнего (по схеме) конъюнктора должны быть соединены с линиями -X3 , -X2 , -X1, на каждой из которых присутствует
логическая 1 , когда на входах Х3=Х2=Х1 =0. Логическая 1, к примеру, на выходе Y2 должна появиться, когда на входах Х3 , X2 , X1 устанавливается код 010 десятичного числа 2, поэтому входы соответствующего конъюнктора должны быть соединены с линиями -X3, Х2, -X1, на каждой из которых имеется логическая 1, X3= 0 , Х2=1, X1=0. Аналогично соединяются с линиями входы других конъюнкторов.
Некоторые типы дешифраторов имеют инверсные выходы: на возбужденном (активизированном) выходе присутствует логический 0, в то время как на всех других – логические 1. Такие дешифраторы удобно использовать, когда активным сигналом для выбора (ввода в действие, инициализации) устройства с выхода дешифратора является логический 0.
Расширение разрядности дешифратора.
Общий случай расширения разрядности дешифраторов иллюстрирует рис.3. Левый (по схеме) дешифратор постоянно активизирован логической 1 на входе V. Кодами на его адресных входах может быть активизирован (выбран) любой из дешифраторов DC0…DC15. Выбор одного из выходов 0…15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (28) выходов может быть активизирован восьмиразрядным кодом, четыре разряда которого выбирают номер дешифратора, а четыре – номер его выхода.
Применение дешифраторов.
Основное назначение дешифратора состоит в том, чтобы выбрать (адресовать, инициализировать) один объект из множества находящихся в устройстве. Рис. 4 иллюстрирует это применение. Каждому объекту присваивают определенный адрес (номер). Когда на входы дешифратора поступает двоичный код адреса, соответствующий элемент активизируется за счет появления логического 0 на связанном с ним выходе дешифратора, а остальные элементы остаются заблокированными.
Можно предусмотреть, чтобы с одного из выходов дешифратора на определенный блок поступал управляющий сигнал, когда на входах дешифратора появляется определенный код, соответствующий, например, превышению какого-либо параметра (температуры, напряжения и т.д.), который должен быть приведен к нормальному уровню указанным блоком.
Когда число адресуемых устройств невелико, многие выходы дешифратора остаются незадействованными. При этом может оказаться целесообразным (в частности, по экономическим соображениям) использовать не микросхему дешифратора, а реализовать ее фрагмент логическими элементами. На рис. 5 представлена схема, составленная с таким расчетом, чтобы устройство DD1 реагировало на код 101, а устройство DD2– на код 010.
Аналогичный прием можно использовать, если адрес устройства имеет большее число разрядов, чем число входов дешифратора. Рис. 6 иллюстрирует случай, когда устройство DD1 адресуется кодом 1011, при этом три старших разряда кода заводятся на дешифратор, активизируя выход №5 , а младший разряд кода объединяется с ним конъюнкцией.
На дешифраторе могут быть реализованы логические функции. Пусть, к примеру, y = -x3 x2 -x1 + -x3 x2 x 1 + x3 -x2 x 1 . Логические переменные подаются на адресные входы дешифратора (рис.7). Первая конъюнкция (ее вес равен 2) возбуждает выход №2 , вторая – выход №3, третья – выход №5. Так как условие y = 1 должно иметь место при наличии любой из этих конъюнкций, то выходы 2, 3 и 5 надо объединить дизъюнкцией.
Шифраторы.
Шифратор решает задачу, обратную дешифратору: в частности, на его выходах устанавливается двоичный код, соответствующий десятичному номеру возбужденного информационного входа.
При построении шифратора для получения на выходе натурального двоичного кода учитывают, что единицу в младшем разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7, ... , т. е. на выходе младшего разряда должна быть 1, если она есть на входе № 1 или на входе № 3 и т. д. Поэтому входы под указанными номерами через элемент ИЛИ соединяются с выходом младшего разряда. Единицу во втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7, . . .; входы с этими номерами через элемент ИЛИ должны подключаться к выходу шифратора, на котором устанавливается второй разряд кода. Аналогично, входы 4, 5, 6, 7,... через элемент ИЛИ должны быть соединены с выходом, на котором устанавливается третий разряд, так как их коды имеют в этом разряде единицу, и т. д.
Схема шифратора, построенная в соответствии с изложенным принципом, приведена на рис. 8,а, а условное изображение– на рис. 8, б, где E – вход разрешения работы, а Е0 – выход, логический 0 на котором свидетельствует о том, что ни один информационный вход не возбужден. Для расширения разрядности (каскадирования) шифраторов вход E последующего шифратора соединяют с выходом E0.предыдущего. Если информационные входы предыдущего шифратора не возбуждены (E0=0), то последующий шифратор получает разрешение работать.
Применение шифраторов.
Шифратор может быть организован не только для представления (кодирования) десятичного числа двоичным кодом, но и для выдачи определенного кода (его значение заранее выбирается), например, при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.
Шифраторы применяются в устройствах, преобразующих один вид кода в другой. При этом вначале дешифрируется комбинация исходного кода, в результате чего на соответствующем выходе дешифратора появляется логическая 1. Это отображение входного кода, значение которого определено номером возбужденного выхода дешифратора, подается на шифратор, организованный с таким расчетом, чтобы каждый входной код вызывал появление заданного выходного кода.