1.2. Разработка функциональной схемы устройства.

Детектор фронтов состоит из комбинационной схемы и триггера. Одина схема предназначена для выделения переднего фронта импульса, сбрасывая триггер. Вторая схема предназначена для выделения заднего фронта импульса и переключения триггера в единичное состояние. Обе схемы выдают импульсы длительности необходимой для надежного переключения триггера.

Схема измерения пауз между положительными импульсами состоит из элемента «И» и счетчика. Элемент «И» пропускает тактовые импульсы от генератора, только если триггер находится в единичном состоянии. Счетчик обеспечивает подсчет импульсов тактового генератора на протяжении исследуемой паузы.

Схема блока индикации содержит регистр хранения, дешифратор кода 5-4-2-1 для семисегментного индикатора. Использование регистра позволяет избежать мерцания во время подсчета. Запись в регистр выполняется только по окончанию подсчета длительности паузы.

Блок управления содержит счетчик, который управляет блоком вывода.

Схема блока вывода состоит из сдвигового регистра обеспечивающего преобразование параллельного кода в последовательный и передачу его в устройство обработки с заданной скоростью передачи. Для этого в схемы введен дополнительный генератор.

В состав тактового генератора входит генератор прямоугольных импульсов заданной частоты.

Определим разрядность индикаторного устройства по формуле:

,

где D_max — максимальное значение измеряемой величины;

ΔD — точность измерения

При построении измерителя временных интервалов, в качестве счетчика для подсчета тактовых сигналов будем использовать двоично-десятичный счетчик. Такой счетчик будет содержать n_иу последовательно включенных одноразрядных двоично-десятичных счетчиков. Количество двоичных разрядов счетчика определим по формуле:

Разрядность регистра с параллельным вводом и последовательным выводом информации равна количеству двоичных разрядов счетчика.

Функциональная схема проектируемого устройства изображена в приложении 2.

2. Разработка принципиальной схемы устройства.

2.1. Выбор элементной базы.

При разработке устройства используем микросхемы серии К555. Маломощные быстродействующие интегральные микросхемы, предназначенные для организации высокоскоростного обмена и обработки цифровой информации, временного и электрического согласования сигналов в вычислительных системах.

Высокое быстродействие в сочетании с низкой потребляемой мощностью и большой нагрузочной способностью, широкий набор логических и интерфейсных микросхем серии К555 позволяют создавать вычислительные устройства цифровой автоматики с качественно новыми характеристиками и высокими технико-экономическими показателями.

Существенной особенностью серии К555 является наличие интерфейсных и буферных микросхем, обладающих повышенной нагрузочной способностью по выходу в состоянии высокого и низкого уровня и меньшей, по сравнению с серией К531, мощностью потребления при практически сравнимом быстродействии. По сравнению с известными сериями логических ТТЛ-микросхем, она обладает минимальным значением произведения быстродействия на рассеиваемую мощность.

В таблице 1 приведены основные параметры микросхем данной серии.

Таблица 1 – Параметры серии К555

мВТ	2
, нс	9,5
нДж	19
пФ	15
кОм	2
В	0,4
В	2,5
	10
мГц	15