Описание системы
Данная система обеспечивает поимпульсную запись оцифрованного радиосигнала с трех разнесенных приемных модулей и передачу пакетов квадратурных 16-разрядных отсчетов записанных импульсов в Центральный модуль обработки (МЦО).
Приемный модуль ПМ1 является ведущим, он выдает себе и остальным модулям команды на начало и окончание записи сигнала на основании данных работы входящей в состав его ПО подпрограммы-обнаружителя. Модули ПМ2 и ПМ3 являются ведомыми и обеспечивают запись отсчетов входного сигнала соответствующего поста, формирование и передачу пакетов с отсчетами в Центральный модуль обработки.
В состав программного обеспечения, реализуемого в ПЛИС ведущего приемного модуля, входят подпрограммы цифровой фильтрации, обнаружителя, диспетчера и формирователя пакета данных и их передачи. В состав ПО ведомых приемных модулей входит только диспетчер и формирователь пакета данных. Во всех приемных модулях входной цифровой поток буферизируется на время, необходимое на фильтрацию, принятие решения о возникновении сигнала (определяется алгоритмом обнаружения ведущего модуля), а также на время прохождения команды о начале записи между модулями и другие временные задержки, связанные с реализацией.
Вход ПО – поток 12-разрядных квадратурных отсчетов сигнала, оцифрованного с частотой дискретизации 500 МГц (входная полоса от –250 до 250 МГц), команды и настройки от МЦО.
Выход ПО – пакеты квадратурных отсчетов принятого импульса (каждая составляющая квадратурного отсчета 16-разрядная), для ведущего приемного модуля — команды начала и окончания записи на ведомые приемные модули.
Обобщенная структурная схема системы приведена на рисунке 1.
Рисунок 1 – Обобщенная структурная схема системы
Обобщенная структура программного обеспечения
Программное обеспечение, загружаемое в ПЛИС, можно разделить на блоки, выполняющие определенный набор связанных операций. Например, программирование микросхемы синтезатора частот ADF4106BCPZ или организация обмена информацией через интерфейс USB (микросхема FT245RQ).
Таким образом, обобщенную структурную схему можно представить в виде отдельных блоков, выполняющих данный набор операций, и связей между этими блоками.
Обобщенная структурная схема приведена на рисунке 2.
Рисунок 2 – Обобщенная структурная схема программного обеспечения
Рассмотрим каждый блок в отдельности.
Блок обработки входных тактовых сигналов
На вход ПЛИС подается тактовый сигнал с частотой 10 МГц (clk_10). Для работы системы необходим сигнал с частотой 25 и 250 МГц. На ФАПЧ происходит преобразование сигнала на частоту 25 МГц (main_clock), также в этой ФАПЧ выделяются сигналы для задержки на АЦП (o_idelay_clk, o_idelay_reset).Затем осуществляется преобразование основного тактового сигнала в дифференциальныйсигнал и вывод полученного сигнала на выход ПЛИС (clk_to_CDCE_p, clk_to_CDCE_n) (для последующей подачи на микросхему распределения тактовых сигналов, а затем на синтезатор частот).
Для того чтобы один источник тактового сигнала был и на синтезаторе, и в модулях обработки на ПЛИС, сигнал с вывода микросхемы распределения подается на вход ПЛИС (clk_25_p, clk_25_n), где на другом ФАПЧ происходит преобразование на частоту 250 МГц (dsp_clock). Также здесь происходит преобразование на частоту 25 МГц (clk_25_reserve) для контроля работы микросхемы распределения. Данный сигнал через делитель может подаваться на светодиод.
Поскольку захват частоты ФАПЧ происходит не сразу, то в тот момент, когда он еще не произошел, необходимо запретить работу всего ПО. Для этого применяются модули генерации сброса (reset_generator), которые снимают сигнал сброса после определенного числа тактов непрерывно установленного сигнала захвата ФАПЧ (locked). Всего два модуля сброса: для основного тактового домена и для домена ЦОС. Также установка в начальное состояние может происходить по сигналу, переданному с USB. За это отвечает модуль vUsbRst. На его вход подается шина принятых по USB данных (описание модуля связи по USB в главе 6). Выходной сигнал модуля сброса по USB (UsbRst) и модуля генерации сброса (reset) объединяются по ИЛИ (main_reset) и подаются на вход всех модулей программного обеспечения.То же самое и со сбросом для домена ЦОС(этого нет в программе).
Также в блок обработки входных тактовых сигналов входит модуль time_mark, который, по сути своей, является делителем частоты. Данный модуль генерирует два раза в секунду импульс длиною в 250 мс для подачи на микросхему, перезагружающую ПЛИС при отсутствии такого сигнала (o_time_mark).
Структурная схема блока обработки входных тактовых сигналов показана на рисунке 3.
Рисунок 3 – Структурная схема блока обработки входных тактовых сигналов