23 Комбинированные способы изоляции

В этих методах совмещаются методы изоляции обратно смещённым  p‑n-переходом и изоляции диэлектриком. Изопланарный процесс применяется в основном для изоляции элементов ИС при изготовлении интегральных микросхем памяти.

В настоящее время самым распространенным комбинированным методом является так называемая изопланарная технология (изопланар).

В основе изопланарного процесса лежит локальное сквозное окисление тонкого ( 1…2 мкм) эпитаксиального слоя кремния n‑ типа со скрытым слоем n+-типа, выращенного на подложке p‑типа проводимости. Технология изготовления следующая.

Исходная пластина маскируется сло­ем нитридом кремния Si₃N₄, в котором со­здаются окна для последующего ло­ка­ль­­ного прокисления n‑эпитак­си­аль­но­го слоя (рис.1.41, а)

Последующее сквозное окисление эпи­­таксиального слоя n‑Si с целью создания изолированных областей (рис.1.41, б)

В результате окисления эпитаксиальный n‑слой оказывается разделенным на два кармана n‑типа, так же, как и в методе изоляции обратно-смещенным p‑n-переходом. Оба кармана соединены через скрытый n⁺-слой. Однако в данном случае боковые изолирующие слои не полупроводниковые, а диэлектрические. Донные части карманов также разделены p‑n-пере­хо­да­ми. Именно поэтому изопланарный метод относится к комбинированным методам.

Заключительной частью изопланарного процесса является создание эмиттерной и базовой областей в главной части кармана и вывода коллекторного вывода из бокового кармана.

24 Подложки ис

Подложка — термин, используемый в материаловедении для обозначения основного материала, поверхность которого подвергается различным видам обработки, в результате чего образуются слои с новыми свойствами или наращивается плёнка другого материала.

Подложка в микроэлектронике — это обычно монокристаллическая полупроводниковая пластина, предназначенная для создания на ней плёнок, гетероструктур и выращивания монокристаллических слоёв с помощью процесса эпитаксии (гетероэпитаксии, гомоэпитаксии, эндотаксии), кристаллизации и т. д.

При выращивании кристаллов большое значение имеют условия сопряжения кристаллических решёток нарастающего кристалла и подложки, причём существенно их структурно-геометрическое соответствие. Так же особое внимание стоит уделять чистоте поверхности и отсутствию дефектов в подложке. В случае сильного рассогласования постоянных решётки выращиваемого кристалла и подложки возможно применение буферного слоя для предотвращения возникновения множественных дислокаций.

Полупроводники в виде пластин или дисков, вырезанных из монокристаллов, называются подложками. В их объеме и на поверхности методами травления, окисления, диффузии, эпитаксии, имплантации, фотолитографии, другими технологическими приемами формируются элементы микросхем электронных приборов и устройств.

25 Интегральные транзисторы. Планарно-эпитаксиальный транзистор со скрытым слоем.  Особенностью интегральных транзисторов является плнарность структуры, их выводы обязательно должны выходить на 1 плоскость т.к. на верхней рабочей плоскости крсталла выполняется система метализации и выводы транзистора комутируются в соответствии с принципиальной электро схемой. Это обстоятельство ухудшает усилительные свойства и переключающие параметры транзистора т.к. увеличивается R коллекторного слоя за счёт того что:  1. Удлиняется путь электронов от эмитора к колекторному контакту  2. Носители должны проходить узкую область коллектора находящуюся под базой коорая имеет большое R.  Для того чтобы устранить недостатки предпринимается 2 меры:  1. К транзистору не может быть диффузированна областью, он выполняется на основе эпитаксиального слоя. Слой легирован равномерно у него нету градиента концентрации => не возникает внутреннего поля колектора который тормозит электроны пр переносе их через манолит коллектора.  2. Под коллектором формируется скрытый высоколегированный слой.  Скрытый слой имеет очень высокую концентрацию примесей => уменьшается R. При подключении транзистора он шунтирует основной монолит коллектора и суммарное его R начинает уменьшаться, но сохраняется высокая рабочее U на коллекторном переходе, что позволяет использовать транзистор на более высоковольтных системах.  База транзистора средняя по уровню легирования между эмитором и коллектором.  Эмитор транзистора формируется одностадийной диффузией с max возможным уровнем концентрации.  Чем выше концентрация в эмиторе, тем большее количество примесей может инжектироваться с эмитора и тем больше коэффициент усиления умеет транзитор.  Под выводом коллетра формируется высоко легированная область, под контактное легирование, которое обеспечивает омический контакт между Al и n - облатью. Если концентрация примесей контакта будет уменьшаться, то на границе Al - ППМ образуется диод Шотки.