- •Анотація
- •1 Розробка структурної схеми операційного пристрою, що реалізує операцію дешифрації і зсув результату дешифрації вліво на один розряд
- •1.1 Відомості про дешифратор.
- •1.2 Відомості про регістр зсуву.
- •2 Синтез пристрою, що реалізує операцію дешифрації і зсув результату дешифрації вліво на один розряд
- •2.1 Синтез дешифратора із заданим набором станів
- •2.2 Синтез регістра, що реалізує операцію зсуву вліво на розряд.
- •3 Комп'ютерне моделювання пристрою
- •3.1 Створення нового проекту в Multisim
- •3.2 Вибір елемента з бібліотеки
- •3.3 Моделювання синтезованої функціональної схеми паралельного лічильника із заданим набором станів.
- •Висновки
- •Перелік використаної літератури
2 Синтез пристрою, що реалізує операцію дешифрації і зсув результату дешифрації вліво на один розряд
2.1 Синтез дешифратора із заданим набором станів
Відповідно до завдання курсової роботи потрібно синтезувати дешифратор з трьома входами і п’ятьма виходами по заданій таблиці істинності. Задана таблиця істинності зображенна нище, де х1, х2, х3 – входи дешифратора; F1, F2, F3, F4, F5 – відповідні функції виходів; С – синхросигнал дешифратора, що переводить всі виходи F1, … ,F5 в стан 0.
X1 |
X2 |
X3 |
|
F1 |
F2 |
F3 |
F4 |
F5 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
|
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
|
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
|
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
0 |
Таблиця 1 – таблиця істинності функціонування дешифратора.
Користуючись таблицею істинності, запишемо функції F1, … ,F5 в ДДНФ.
Мінімізуємо дані функції, що задані в ДДНФ, в СКНФ за допомогою карт Карно та перетворимо знайдені вирази в базис і - ні.
X3 |
0 |
1 |
|
X1X2
|
00 |
0 |
0 |
01 |
1 |
1 |
|
11 |
0 |
0 |
|
10 |
1 |
1 |
|
Рисунок 2.1 – мінімізація функції F1.
X3 |
0 |
1 |
|
X1X2
|
00 |
0 |
|
01 |
1 |
0 |
|
11 |
1 |
1 |
|
10 |
0 |
1 |
|
Рисунок 2.2– мінімізація функції F2.
X3 |
0 |
1 |
|
X1X2
|
00 |
1 |
1 |
01 |
1 |
0 |
|
11 |
0 |
0 |
|
10 |
1 |
1 |
|
Рисунок 2.3 – мінімізація функції F3.
X3 |
0 |
1 |
|
X1X2
|
00 |
|
0 |
01 |
1 |
0 |
|
|
11 |
0 |
0 |
|
10 |
1 |
0 |
|
Рисунок 2.4 – мінімізація функції F4.
X3 |
0 |
1 |
|
X1X2
|
00 |
|
0 |
01 |
0 |
1 |
|
11 |
1 |
0 |
|
|
10 |
1 |
0 |
|
Рисунок 2.5 – мінімізація функції F5.
Рисунок 2.6 – функціональна схема дешифратора

1
1
1