Приклади виконання розрахункової графічної роботи 1

Тема: Асинхронні тригери

Приклад 1. Асинхронний RS-тригер.

Рис. 6. Схеми асинхронних RS-тригерів на логічних елементах І-НІ або АБО-НІ

Ці схеми асинхронних RS-тригерів складаються з двох груп , в кожної з яких є по одному логічному елементу.

Характеристична величина кожної групи K_i визначає кількість станів, яка може запам’ятовувати кожна група, що складається з R_i елементів по наступній формулі:

K_i =

Особливістю RS-тригера є те, що запис інформації в ньому здійснюється безпосередньо з надходженням інформаційного x(t) (встановлює) сигналу на його входи, який однозначно визначає значення вихідних сигналів RS-триге-ра. Зберігання станів вихідних сигналів в схемах тригерів здійснюється при одному e(Δ) вхідному сигналі, який діє між установчими вхідними сигналами. Функціонування RS-тригера в табличному вигляді зображено в табл. 1

Тригер на елементах АБО-НІ має наступні три установчі вхідні сигнали: x1(t) (R = 1; S = 1); x2(t) (R = 1; S = 0); x3(t) (R = 0; S = 1); і один вхідний сигнал: е(Δ) (R = 0; S = 0), при якому зберігаються два стани. За допомогою вхідниї сигналів можна розглянути дію трьох вхідних слів р1(Т) = x1(t), e(Δ) (табл. 2.); р2(Т) = x2(t), e(Δ) (табл. 3.) і р3(Т) = x3(t), e(Δ) (табл. 4).

Кількість станів М, що запам’ятовуються в RS-тригері, можна виявити за формулою:

М =

де М – визначає кількість станів, що запам’ятовуються в RS-тригері.

m – визначає кількість груп в схемі пам’яті.

Таблиця 1

Робота RS-тригера

на елементах І-НІ на елементах АБО-НІ

При розгляді результатів обчислень при дії вхідного слова р1(Т) (табл. 2), ми бачимо, що установчий x1(t) вхідний сигнал визначає на обох вихідних вузлах значення 0, яке не зберігається при появі e(Δ) вхідного сигналу, тому що на обох вихідних вузлах тригера сигнали мають невизначене значення 0,5 (Q = 0,5 = 0,5). Це пояснює те, що при застосуванні слова р1(Т) тригер не має стійкого вихідного сигналу, а тому, таке вхідне слово для RS-тригера є забороненим при використанні. На елементах І-НІ і на елементах АБО-НІ вхідне слово р1(Т) в RS-тригері забороняється при використанні в детермінованих дискретних пристроях.

При розгляді результатів обчислень при впливі вхідного слова р2 (Т) (табл. 3), ми бачимо, що установчий x2 (t) вхідний сигнал визначає на вихідних вузлах значення Q = 0, які зберігаються при появі e (Δ) вхідного сигналу.

Таблиця 2

Вхідне слово р1(Т) = x1(t), e(Δ)

При розгляді результатів обчислень при дії вхідного слова р3 (Т) (табл. 4), Ми бачимо, що установчий x3 (t) вхідний сигнал визначає на вихідних вузлах значення Q = 1 зберігаються при появі e(Δ) вхідного сигналу .

Таблиця 3

Вхідне слово р2(Т) = x2 (t), e (Δ)

Таблиця 4

Вхідне слово р3(Т) = x3 (t), e (Δ)

Тригер вважається, що знаходиться в нулі, коли Q = 0, і в одиниці, коли Q = 1. Цю умову необхідно запам'ятати, щоб завжди було легко визначити стан, в якому знаходиться тригер.

Кількість r_x установчих вхідних сигналів x(t), що встановлюють в RS-тригері однозначний стан на вихідних вузлах можна виявити за формулою:

де 1 – визначає установчий стан, який не запам’ятовується при е(Δ) вхідному сигналі.

Кількість e(Δ) вхідних сигналів r_e, що зберігають в RS-тригері однозначний стан на вихідних вузлах можна виявити за формулою:

=

Таким чином, по формулам можна обчислити основні характеристики RS-тригера.

Структурна схема МСП, яка запам'ятовує М (М = n) стійких станів зображена на рис. 7.

Рис. 7. Узагальнена схема МСП

Закони роботи багатостабільної схеми пам'яті (МСП) (рис. 7) аналогічні законам роботи RS-тригера. Ці закони розглянемо в табличному вигляді (табл. 5).

Таблиця 5

Закони роботи багатостабільної схеми пам'яті на елементах І-НІ

z1	z2	–	zn	a1	a2	–	an
0	1	–	1	1	0	–	0
1	0	–	1	0	1	–	0
–	–	–	–	–	–	–	–
1	1	–	0	0	0	–	1

При надходженні тільки на один вхідний вузол МСП значення актив-ного нульового сигналу z_i(t) = 0, а на інші - значення одиничного сигналу, то на відповідному виході логічного елемента І-НІ з'являється через час затримки τ_е сигнал a_i(t) = 1, значення якого дорівнює логічної одиниці під час дії сигналу z_i(t). Цією вихідний одиничний сигнал a_i(t) за час дії сигналу z_i(t) через час затримки τ_е спільно з іншими вхідними значеннями встановлює інші вихідні сигнали елементів схеми пам'яті І-НІ в пасивні значення логічної одиниці. Ті, у свою чергу, через зворотні структурні зв'язки МСП надходять на логічний елемента І-НІ, на який надходив вхідний сигнал z_i(t) і підтверджують в його вихідному сигналі активні значення нуля. Таким чином, вхідний сигнал z_i(t) повинен бути за тривалістю не менше часу 2τ_е для певної стійкості функціональної роботи тригера.

Визначення параметрів монофункціональних схем пам'яті. Число М запам'ятовуючих станів довічних або багатостабільних тригерів обчислюється за формулою:

де n-число елементів І-НІ (АБО-НІ) у схемі тригера або МСП.

Число r_е зберігають е(Δ) вхідних сигналів двійкових або багатостабільних тригерів обчислюється за формулою:

Суть методу проектування двійкових або багатостабільних тригерів, які зберігали М (M> 2) запам'ятовуючих станів при одному е(Δ) вхідному сигналі, полягає в тому, що спочатку вибирають К-входові елементи І-НІ (АБО-НІ) з навантажувальною здатністю Р1, а потім використовують n (2 n K;2 n P1 ) логічні елементи І-НІ (АБО-НІ), виходи кожного з яких з'єднуються за входами всіх інших елементів І-НІ (АБО-НІ), один вхід кожного з елементів І-НІ (АБО-НІ) з'єднуємо з установчою шиною Вх.Ш всієї схеми пам'яті, а виходи всіх елементів І-НІ (АБО-НІ) з'єднуємо з вихідною шиною Вих.Ш всієї схеми пам'яті.

С хема багатостабільного тригера, побудованого за цією методологією на 4-входові логічних елементах (4И-НІ) з навантажувальною можливістю Р1 (Р1 = 10), відображена на рис. 8.

Ця схема пам'яті має наступні конструктивні характеристики:

• Число n логічних елементів: n = 4 (2 n K; 2 n P1);

• Число М запам'ятовуючих станів: М = 4 (M = n).

Специфіка побудови схем пам'яті, що вимагає об'єднання логічних елементів І-НЕ (АБО-НЕ), число яких пропорційно числу М запам'ятовуючих станів схем пам'яті, призводить до необхідності характеризувати схеми пам'яті деяким числом параметрів:

• Максимальне число М запам'ятовуючих станів при обмеженнях параметрів логічних елементів, з яких будується схема пам'яті;

• Гранична робоча частота перемикання (F_p).

• Навантажувальна здатність по виходах (Р_Q)

• Число внутрішніх зв'язків (S_cв)

• Число зовнішніх зв'язків (S_зc)

• Число елементів на один стан (L)

• Максимальне число альтернативних відображень (r_e).

Максимальне число запам'ятовуючих станів. Однофазні багатостабільні схеми пам'яті, побудовані на К-входових елементах І-НІ (АБО-НІ) з навантажувальною здатністю по виходах Р1, використовують n (2 n K; 2 n P1) елементів. Максимальне можливе число М запам'ятовуючих станів однофазних багатостабільних схем K P1 и n=m=К визначається за формулою

Таким чином, при параметрах елементів, які обмежені, можна не будуючи саму схему пам'яті визначити її максимальне можливе число М запам'ятовуючих станів однофазних багатостабільних схем пам'яті.

Гранична робоча частота перемикання (F_p). Максимальна частота перемикання тригера F_mах визначається мінімальними допустимими часовими інтервалами між двома послідовними синхросигналами мінімальної тривалості, що надходять на входи схем пам'яті.

F_mах = 1/2τ_ср,

де τ_ср, - середня затримка одного логічного елемента (τ_е).

Максимальна частота появи сигналів на входах тригера визначається інтервалом часу τ_t = 2τ_е. Таким чином, поява нового інформаційного сигналу допускається тільки після закінчення перехідного процесу в тригері і перемикання його в інший стійкий стан. Таким чином, для надійної передачі інформації новий вхідний інформаційний (активний) сигнал схеми пам'яті можна використовувати тільки після перехідного процесу в схемі пам'яті. Тривалість цього вхідного сигналу повинна мати тривалість не менше 2τ_е. Отже, гранична робоча частота перемикання F_p асинхронного однорівневого тригера при тривалості вихідного інформаційного (активного) сигналу дорівнює 2τ_е, визначається за формулою:

Максимальна частота перемикання F_mах для тригера і гранична робоча частота перемикання обчислюються за формулами), що стає зрозумілим при розгляді часових відносин синхронізованих сигналів, що подаються на схему пам'яті.

Навантажувальна здатність по виходах (Р_Q). У реальних пристроях комп'ютера виходи схем пам'яті підключені до входів інших логічних схем. Число таких логічних схем (навантажень) не може перевищувати певного числа Р_Q, яке дається і називається навантажувальною здатністю по виходах пристрою.

Параметр Р_Q вказує, яке число аналогічних логічних елементів можна підключати до виходу пристрою, не порушуючи його роботу на граничній робочій частоті. Цей параметр залежить від здатності навантаження по виходах елемента Р_е і від числа зв'язків виходу даного елемента S_е з іншими елементами пристрою. Для однофазних багатостабільних схем пам'яті найменший параметр Р_Q визначається за формулою:

де М_mах - максимальне число запам'ятовуючих станів схеми пам'яті К (К = М_max) - число входів елементів І-НІ (АБО-НІ). Наприклад, при використанні схем 4І-НІ і 3І параметр Р_Q для однофазних багатостабільних схем пам'яті дорівнює:

Р_Q P_э - М_mах = 10 – 4 = 6.

Число внутрішніх зв'язків (S_cв). Параметр S_cв характеризує загальне число зв'язків між елементами, які необхідно організувати в схемі пам'яті для її функціонування. У реальних пристроях, коли на одну плату розміщують велику кількість ІС або всередині НВІС, скорочення числа зв'язків між елементами має дуже велике значення. У цьому випадку поліпшується технологічна конструкція, скорочуються витрати на виготовлення, зменшуються паразитні параметри, які є додатковими джерелами перешкод, скорочуються розміри плат і кристалів, збільшується надійність і зменшується вага пристрою. Цей параметр залежить від способу побудови схем пам'яті. Параметр S_cв для однофазних багатостабільних схем пам'яті визначається так:

S_cв = n (n-1)

де n - число елементів І-НІ (АБО-НІ), які використовуються в схемі пам'яті.

Число зовнішніх зв'язків (S_зc). Параметр S_зc характеризує загальне число зовнішніх виходів, які необхідно організувати в схемі пам'яті для її подальшого коректного функціонування. Цей параметр відноситься до числа важливих характеристик схем пам'яті, оскільки дозволяє оцінювати в деякій мірі апаратурні витрати на організацію зовнішніх зв'язків схем пам'яті. Для однофазної багатостабільної схеми пам'яті параметр S_зc визначається так:

S_вc = 2 n,

де n - число елементів І-НІ (АБО-НІ), які використовуються в схемі пам'яті. Для однофазної багатостабільної схеми пам'яті запам'ятаються 6 станів і побудованої на 6 логічних елементах, параметр S_зc дорівнює 12.

Число елементів на один стан (L). Параметр L відноситься до важливих характеристик схем пам'яті, оскільки дозволяє оцінювати споживану потужність і в деякій мірі апаратні витрати на організацію пам'яті. Найбільш економічні по апаратурним витратам вважаються схеми пам'яті з мінімальними значеннями параметра L, який визначається за формулою:

де n - загальне число елементів схеми пам'яті; M - число запам'ятовуючих станів схеми пам'яті.

Для асинхронного однорівневого RS-тригера (рис. 8) і всіх однофазних багатостабільних тригерів значення параметра L дорівнює одиниці, тому що M = n.

Висновок

Розвиток обчислювальних структур і структур пам'яті йде по шляху створення "гнучких" (багатофункціональних) структур, які здатні реалізувати кілька альтернативних відображень [2].

Відомі основні схеми пам'яті (асинхронні однорівневі RS-тригери, однофазні багатостабільні схеми пам'яті та інші [1]. На основі цих схем проектуються різні монофункціональні схеми пам'яті, що перетворюють установчі x_i(t) вхідні сигнали в однозначні а_i(t) стани схеми пам'яті. Безліч А станів в таких схемах пам'яті запам'ятовується при одному е(Δ) вхідному сигналі, який автоматично з'являється між установчими x_i(t) вхідними сигналами.

Література

1. Букреев И.Н., Мансуров В.М., Горячев В.И. Микроэлектронные схемы цифровых устройств. – М.: Сов. радио, 1975. – 368 с.

2. Мараховский Л. Ф. Основы новой информационной технологии. Фундаментальные основы проектирования реконфигурируемых устройств компьютерных систем и искусственного нейрона: монография. Л. Ф. Мараховский, Н. Л. Михно – Germany: Saarbrcken, LAP LAMBERT, 2013. – 347 с.

3. Мараховський Л.Ф. Методи проектування інформаційно-керуючих систем: навчально- методичний посібник для магістрів спеціальності 8.05020203 «Автоматика та автоматизація на транспорті (залізничний транспорт)» спеціалізація «Комп’ютерно-інформаційні керуючі системи». – К.: ДЕТУТ, 2015. – 267 с.

4. Мараховський Л.Ф. Комп’ютерна схемотехніка: Навч. посіб. – КНЕУ, 2008. –360 с.

Приклад 2.

Намалювати функціональну схему Т-тригера і пояснити її роботу.

Розв’язання:

Представимо функціональну схему Т-тригера на рис. 9.

Т

С

Рис. 9. Двоступеневий Т- тригер

До Т-тригерів належать пристрої, які за сигналом на Т-вході при появі сихросигналу С перемикаються на протилежний стан. У зв’язку з широким використанням в лічильниках, їх часто називають тригерами з лічильним входом або лічильними тригерами по модулю 2.

ЛАБОРАТОРНА РОБОТИ 2–3

Тема: Багатофункціональні та багаторівневі елементарні автомати з пам’яттю. Метод мікроструктурного синтеза елементарних автоматів. Переходи в багатофункціональних автоматах. Схеми структури багаторівневих елементарних автоматів.