3. Порядок выполнения работы

Задание:

1. Разработка схемы и исследование логического устройства на базе мультиплексора

Вариант	Десятичные номера наборов x3 x2 x1 x0
13	3,7,11,12,13,14,15

В рабочей среде Electronics Workbench создаем схему:

Для внесения значений в схему, входные данные необходимо перевести в двоичную систему счисления:

3=0000

7=0111

11=1011

12=1100

13=1101

14=1110

15=1111

Вводим полученные данные, на выходе получаем :

Показания Логического Анализатора

Осциллографа:

Выходные Данные:

0111=7

1001=9

00010100=20

0001=1

0110=6

0100=4

0011=3

2. Разработка и исследование схемы логического устройства на базе дешифратора

Вариант	Десятичные номера наборов x3 x2 x1 x0
11	0,1,2,3,12,13,14,15

Переводим входные значения в двоичную систему счисления:

0=0000

1=0001

2=0010

3=0011

12=1011

13=1101

14=1110

15=1111

В рабочей среде Electronics Workbench создаем схему:

Выходные данные:

0100=4 00010001=17 00010010=18

1010=10 00010101=21

Ответы на контрольные вопросы

1. Какие комбинационные устройства называются мультиплексорами и для каких целей они используются?

Мультиплексором называется комбинационное устройство, предназначенное для коммутации в заданном порядке сигналов с нескольких входных шин на одну выходную шину. С помощью мультиплексора осуществляется временное разделение информации, поступающей по разным каналам к одному приемнику.

2. Назовите основные способы наращивания разрядности мультиплексоров и приведите сравнительные характеристики.

Если интегральная схема (ИС) мультиплексора имеет разрешающий вход, то за счёт его использования как информационного можно нарастить разрядность, включая отдельные микросхемы параллельно. Кроме ИС мультиплексоров, требуется дешифратор. В этом случае разрешающие входы всех мультиплексоров подключаются к выходам дешифратора, на входы которого подаются старшие разряды кода адреса, а выходы всех мультиплексоров объединяются через схему ИЛИ. Быстродействие таких мультиплексоров существенно выше и не зависит от разрядности.

3. Какие существуют методы реализации логических функций на основе мультиплексоров?

При реализации логической функции m переменных на мультиплексоре, имеющем m адресных входов, на информационные входы D_i подают значения “0” или “1” согласно значениям функции на данном наборе. На адресные входы поступают входные переменные реализуемой функции в соответствии с уравнением (1):

А0 = x₀, А1 = x₁, … , А_m–1 = x_m–1,

где xi – логические переменные; Аi – адресные входы мультиплексора.

При реализации на мультиплексоре с m адресными входами функции, содержащей m+1 переменную, поступают следующим образом.

Пусть F(x₀, x₁, …, x_m–1, x_m) – некоторая переключательная функция. В соответствии с теоремой Шеннона [2] разложим функцию F по переменной x_m:

F(x₀, x₁, …, x_m–1, x_m) = F(x₀, x₁, …, x_m–1, 0)   F(x₀, x₁, …, x_m–1, 1).

Подфункции F(x₀, x₁, …., x_m–1, 0) и F(x₀, x₁, …, x_m–1, 1) на каждом i-м наборе переменных (x₀, x₁, …, x_m–1) либо не зависят от значения переменной x_m, то есть равны “0” или “1”, либо равны значению x_m, либо равны ее инверсии .

Если значение заданной функции F(x₀, x₁, …, x_m–1, x_m) на i-м наборе переменных (x₀, x₁, …, x_m–1) не зависит от аргумента x_m, то на i-й информационный вход подается константа “0” или “1”, если же зависит, то на соответствующий вход подается либо сигнал самой переменной x_m, либо ее инверсии .

В случае реализации функции от большего, чем m+1, количества переменных прибегают к специальным методам расширения количества входов.

4. Какие комбинационные устройства называются дешифраторами? Приведите примеры использования дешифраторов.

Дешифра́тор (декодер) — комбинационная схема, преобразующая n-разрядный двоичный, троичный или k-ичный код в  -ичный одноединичный код, где   — основание системы счисления. Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду. Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

Двоичными дешифраторами называются комбинационные логические устройства, имеющие n входов (X₀, X₁, ... , X_n–1) и N выходов (F₀, F₁, F₂ … , F_N-1), в которых каждому состоянию выходов однозначно соответствует одна из возможных комбинаций двоичных сигналов на входах. Если на входы дешифратора подается n–разрядное двоичное число, то на одном из его выходов вырабатывается сигнал единицы (нуля), а на остальных выходах сохраняется сигнал нуля (единицы). Максимальное число выходов дешифратора определяется величиной N  = 2n.

Дешифратор называется полным, если N = 2n, и неполным, если N < 2n.

Дешифраторы могут использоваться как преобразователи двоичного кода в унарный код типа “1 из N”, а также для реализации комбинационных логических схем. На дешифраторе совместно с дополнительными логическими элементами можно реализовать любую логическую функцию, содержащую до n переменных, где n – число входов. В самом деле, в соответствии с выражениями (2) схема дешифратора формирует N всех возможных минтермов от n входных переменных. Те выходы, которые соответствуют единичным значениям заданной логической функции, необходимо объединить по схеме ИЛИ, и получится реализация функции в СНДФ. При практической реализации устройства следует учитывать, что базовыми логическими элементами существующих серий являются многовходовые элементы типа И–НЕ либо ИЛИ–НЕ. Выбирая дешифраторы с прямыми или инверсными выходами, можно минимизировать аппаратные затраты.

5. Назовите основные способы наращивания разрядности дешифраторов. Какой тип дешифратора наиболее быстродействующий и почему?

Для наращивания разрядности малоразрядных дешифраторов применяются схемы пирамидального типа. Особенностью такого схемотехнического построения является то, что входное многоразрядное слово делится на два “поля”. Поле младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле разрядов используется для формирования сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

В случае, когда число переменных n+1 превышает на единицу количество входов дешифратора n, и переменная x_n влияет на значения заданной функции, можно применить различные схемные решения. Одно из них заключается в использовании двух ИС дешифратора: одна из них стробируется по разрешающему входу сигналом , а вторая – сигналом x_n.