Общая информация

Процессор SPARC T3 является первой в мире масштабируемой, поточной и наиболее высоко интегрированной системой на кристалле с шестнадцатью ядрами в данной отрасли, поддерживая большинство ядер и потоков любого доступного процессора общего назначения и интегрируя все ключевые системные функции. Он избавляет от необходимости в дорогостоящих пользовательских аппаратных и программных разработках благодаря интеграции вычислений, безопасности и ввода-вывода на один кристалл. Бинарная совместимость с более ранними процессорами SPARC и отсутствие другого процессора обладающего такой большой производительностью на таком небольшом пространстве и с такими небольшими требованиями питания позволяют организациям быстро расширять доступ к новым сетевым службам с максимальной производительностью и предсказуемостью.

Разрабатывая следующее поколение многопроцессорных/многопоточных процессоров Oracle, внутренняя команда разработчиков начала с ключевых задач:

Увеличение вычислительных возможностей, чтобы встретить растущий спрос со стороны веб-приложений, обеспечивая двойную пропускную способность процессоров UltraSPARC T2 и T2 Plus

Поддержка больших и более разнообразных рабочих нагрузок с большей производительностью с плавающей точкой

Включение более быстрых сетей, чтобы обеспечить новый интенсивный сетевой контент:

Обеспечение непрерывного шифрования информационного центра.

Увеличение уровней обслуживания и уменьшение времени простоя.

Улучшение емкости информационного центра, при уменьшении затрат.

Многопроцессорная/многопоточная архитектура Oracle в конечном счете очень гибка, представляющая различные модульные комбинации процессоров, ядер и интегрированных компонентов. Упомянутые выше соображения управляли внутренним техническим усилием, которое сравнило разные подходы относительно создания улучшений на успешной UltraSPARC T2 и T2 Plus архитектуре. Например, просто увеличение числа ядер получило бы дополнительную пропускную способность, но не имело бы указанной производительности с плавающей точкой.

Увеличение числа ядер, поддерживаемых каждым процессором, разработка нового конвейера с плавающей точкой и дальнейшее увеличение сетевой пропускной способность позволило обеспечить приблизительно двойною пропускную способность процессоров UltraSPARC T2 и T2 Plus.

Каждый процессор SPARC T3 поддерживает до 16 ядер, при этом каждое ядро в состоянии переключаться между восемью потоками (128 потоков на процессор), используя измененный алгоритм LRU для выбора потока. Кроме того, каждое ядро поддерживает два целочисленных конвейера выполнения команд, что позволяет выполнять два потока за один раз. На рисунке 1 показан упрощенный высокоуровневый пример модели потока, поддерживаемой базовыми процессорами SPARC T3 с 16 ядрами, а на рисунке 3 - краткая характеристика и особенности данной архитектуры.

Рисунок 1. Упрощенный высокоуровневый пример модели потока, поддерживаемой базовыми процессорами SPARC T3 с 16 ядрами.

Краткое сравнение SPARC T3 и SPARC T2

Особенности	SPARC T3	UltraSPARC T2	UltraSPARC T2 PLUS
Ядра/Процессор	до 16	до 8	до 8
Потоки/Ядро	8	8	8
Потоки/Процессор	128	64	64
Гипервизор	Да	Да	Да
Поддерживаемые сокеты	1, 2, 4	1	2, 4
Память	- Два контролера памяти - До 64 DDR3 DIMM	- Четыре контролера памяти - До 16 FB-DIMM	- Два контролера памяти - До 32 FB-DIMM
Кэши	- Кэш инструкций 16 Кбайт - Кэш данных 8 Кбайт - Общий кэш L2 6 Мбайт (16 банков, множественно- ассоциативный с 24 каналами)	- Кэш инструкций 16 Кбайт - Кэш данных 8 Кбайт - Общий кэш L2 4 Мбайт (8 банков, множественно- ассоциативный с 16 каналами)	- Кэш инструкций 16 Кбайт - Кэш данных 8 Кбайт - Общий кэш L2 4 Мбайт (8 банков, множественно- ассоциативный с 16 каналами)
Технология	Технология 40 нм	Технология 65 нм	Технология 65 нм
Плавающая точка	- 1 FPU с Mul/Add на ядро - 16 FPU на кристалл	- 1 FPU на ядро - 8 FPU на кристалл	- 1 FPU на ядро - 8 FPU на кристалл
Целочисленные источники	2 целочисленных исполнительных модуля/ядро	2 целочисленных исполнительных модуля/ядро	2 целочисленных исполнительных модуля/ядро
Криптография	- Потоковый процессорный модуль/ядро - 12 наиболее популярных шифров	- Потоковый процессорный модуль/ядро - 10 наиболее популярных шифров	- Потоковый процессорный модуль/ядро - 10 наиболее популярных шифров
Дополнительные ресурсы на кристалле	- Двойной PCIe интерфейс (х8) - Двойной 10 GbE интерфейс - Когерентная логика и связи (6 х 9,6 Гбит/сек)	- Двойной 10 GbE интерфейс - PCIe интерфейс (х8)	- Двойной 10 GbE интерфейс - PCIe интерфейс (х8) - Когерентная логика и связи (4,8 Гбит/сек)