5. Арифметико-логическое устройство

Арифме́тико-логи́ческое устро́йство (АЛУ) — блок процессора, который под контролем устройства управления (УУ) служит для выполнения арифметических и логических преобразований над данными, называемыми в этом случае операндами. Разрядность операндов обычно называют размером или длиной машинного слова.

Разработчик компьютера ENIAC, Джон фон Нейман, был первым создателем АЛУ.

Арифметико-логическое устройство в зависимости от выполнения функций можно разделить на две части:

• микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);

• операционное устройство, в котором реализуется заданная последовательность микрокоманд (команд).

В состав арифметико-логического устройства, условно включается регистры Рг1 — Рг7 , которые служат для обработки информации, поступающей из оперативной или пассивной памяти и логические схемы, которые используются для обработки слов по микрокомандам, поступающим из устройства управления. Различают два вида микрокоманд: внешние — такие микрокоманды, которые поступают в АЛУ от внешних источников и вызывают в нём преобразование информации и внутренние — те, которые генерируются в АЛУ и оказывают влияние на микропрограммное устройство. А результаты вычислений из АЛУ передаются в ОЗУ по кодовым шинам записи.

Все выполняемые в АЛУ операции являются логическими операциями (функциями), которые можно разделить на следующие группы:

• операции двоичной арифметики для чисел с фиксированной точкой;

• операции двоичной (или шестнадцатеричной) арифметики для чисел с плавающей точкой;

• операции десятичной арифметики;

• операции индексной арифметики (при модификации адресов команд);

• операции специальной арифметики;

• операции над логическими кодами (логические операции);

• операции над алфавитно-цифровыми полями

По способу действия над операндами АЛУ делятся на последовательные и параллельные. В последовательных АЛУ операнды представляются в последовательном коде, а операции производятся последовательно во времени над их отдельными разрядами. В параллельных АЛУ операнды представляются параллельным кодом и операции совершаются параллельно во времени над всеми разрядами операндов.

По способу представления чисел различают АЛУ:

• для чисел с фиксированной точкой;

• для чисел с плавающей точкой;

• для десятичных чисел.

По характеру использования элементов и узлов АЛУ делятся на блочные и многофункциональные. В блочном АЛУ операции над числами с фиксированной и плавающей точкой, десятичными числами и алфавитно-цифровыми полями выполняются в отдельных блоках, при этом повышается скорость работы, так как блоки могут параллельно выполнять соответствующие операции, но значительно возрастают затраты оборудования. В многофункциональных АЛУ операции для всех форм представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы.

По своим функциям АЛУ является операционным блоком, выполняющим микрооперации, обеспечивающие приём из других устройств (например, памяти) операндов, их преобразование и выдачу результатов преобразования в другие устройства. Арифметико-логическое устройство управляется управляющим блоком, генерирующим управляющие сигналы, инициирующие выполнение в АЛУ определённых микроопераций.

АЛУ реализует важную часть процесса обработки данных. Она заключается в выполнении набора простых операций. Операции АЛУ подразделяются на три основные категории: арифметические, логические и операции над битами. Арифметической операцией называют процедуру обработки данных, аргументы и результат которой являются числами (сложение, вычитание, умножение, деление,...). Логической операцией именуют процедуру, осуществляющую построение сложного высказывания (операции И, ИЛИ, НЕ,...). Операции над битами обычно подразумевают сдвиги.

АЛУ состоит из регистров, сумматора с соответствующими логическими схемами и элемента управления выполняемым процессом. Устройство работает в соответствии с сообщаемыми ему именами (кодами) операций, которые при пересылке данных нужно выполнить над переменными, помещаемыми в регистры.

Арифметико-логическое устройство функционально можно разделить на две части :

а) микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);

б) операционное устройство (АЛУ), в котором реализуется заданная последовательность микрокоманд (команд).

Структурная схема АЛУ и его связь с другими блоками машины показаны на рисунке 1.

Закон переработки информации задает микропрограмма , которая записывается в виде последовательности микрокоманд A1,A2, ..., Аn-1,An. При этом различают два вида микрокоманд: внешние, то есть такие микрокоманды, которые поступают в АЛУ от внешних источников и вызывают в нем те или иные преобразования информации (на рис. 1 микрокоманды A1,A2,..., Аn), и внутренние, которые генерируются в АЛУ и воздействуют на микропрограммное устройство, изменяя естественный порядок следования микрокоманд.

Результаты вычислений из АЛУ передаются по кодовым шинам записи у1, у2, ...,уs, в ОЗУ. Функции регистров, входящих в АЛУ:

Рг1 - сумматор (или сумматоры) - основной регистр АЛУ, в котором образуется результат вычислений;

Рг2, РгЗ - регистры слагаемых, сомножителей, делимого или делителя (в зависимости от выполняемой операции);

Рг4 - адресный регистр (или адресные регистры), предназначен для запоминания (иногда и формирования) адреса операндов и результата;

Ргб - k индексных регистров, содержимое которых используется для формирования адресов;

Рг7 - i вспомогательных регистров, которые по желанию программиста могут быть аккумуляторами, индексными регистрами или использоваться для запоминания промежуточных результатов.

Часть операционных регистров является программно-доступной, то есть они могут быть адресованы в команде для выполнения операций с их содержимым. К ним относятся : сумматор, индексные регистры, некоторые вспомогательные регистры.

Остальные регистры программно-недоступные, так как они не могут быть адресованы в программе . Операционные устройства можно классифицировать по виду обрабатываемой информации, по способу обработки информации и логической структуре.

АЛУ может оперировать четырьмя типами информационных объектов: булевскими (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В АЛУ выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования "операция/ режим адресации" базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

6. Основные принципы организации оперативной памяти. Конкретные системы оперативной памяти

ОСНОВНЫЕ ПРИНЦИПЫ ПОСТРОЕНИЯ ОПЕРАТИВНОЙ ПАМЯТИ

операционные системы, если для работы нужно больше памяти, чем физически присутствует в компьютере, не прекращают работу, а сбрасывают неиспользуемое в данный момент содержимое памяти в дисковый файл (называемый свопом - swap) и затем по мере необходимости «перегоняют» данные между ОП и свопом. Это гораздо медленнее, чем доступ системы к самой ОП. Поэтому от количества оперативной памяти напрямую зависит скорость системы.

АДРЕСАЦИЯ ДАННЫХ

Память состоит из миллионов ячеек, в каждой из которых содержится один бит информации (значения 0 или 1). Биты обрабатываются как правило, группами фиксированного размера. Для этого память организуется таким образом, что группы по n бит могут записываться и считывается за одну операцию. Группа n бит называется словом, а значение n - длиной слова

Обычно длина машинного слова компьютеров составляет от 16 до 64 бит. Для представления машинной команды требуется одно или несколько слов.

БАЙТОВАЯ АДРЕСАЦИЯ

Память, в которой каждый байт имеет отдельный адрес, называется памятью с байтовой адресацией. Последовательные байты имеют адреса 0.1, 2 и так далее

ПРЯМОЙ И ОБРАТНЫЙ ПОРЯДОК БАЙТОВ

Существует два способа адресации байтов в словах:

• в прямом порядке. Прямым порядком байтов (little-endian) называется система адресации, при которой байты адресуются справа налево, так что наименьший адрес имеет самый младший байт слова (расположенный с правого края);

• в обратном порядке. Обратным порядком байтов (big-endian) называется система адресации, при которой байты адресуются слева направо, так что самый старший байт слова (расположенный с левого края) имеет наименьший адрес.

РАСПОЛОЖЕНИЕ СЛОВ В ПАМЯТИ

слова считаются выровненными в памяти в том случае, если адрес начала каждого слова кратен количеству байтов в нем. количество байтов в слове обычно является степенью двойки. Обычно число занимает целое слово, поэтому для того чтобы обратиться к нему, нужно указать адрес слова, по которому оно хранится.

АДРЕСНОЕ ПРОСТРАНСТВО

Для доступа к памяти необходимы имена или адреса, определяющие расположение данных в памяти. В качестве адресов традиционно используются числа из диапазона от 0 до 2^k- 1 со значением к, достаточным для адресации всей памяти компьютера. Все 2^k адресов составляют адресное пространство компьютера Например, использование 24-разрядных адресов позволяет адресовать 2²⁴ Диапазон доступных адресов процессора определяется разрядностью шины адреса системной шины.

ИЕРАРХИЧЕСКАЯ ОРГАНИЗАЦИЯ ПАМЯТИ

Применение иерархических систем памяти оправдывает себя вследствие двух важных факторов - принципа локальности обращений и низкого (экономически выгодного) соотношения стоимость/производительность. Принцип локальности обращений состоит в том, что большинство программ обычно не выполняют обращений ко всем своим командам и данным равновероятно, а в каждый момент времени оказывают предпочтение некоторой части своего адресного пространства.

Иерархия памяти обычно состоит из многих уровней, но в каждый момент времени взаимодействуют только два близлежащих уровня. Минимальная единица информации, которая может присутствовать либо отсутствовать в двухуровневой иерархии, называется блоком или строкой.

Доля попаданий (hit rаtе) - доля обращений к данным, найденным на более высоком уровне. Доля промахов (miss rate) - это доля обращений к данным, которые не найдены на более высоком уровне.

Время обращения при попадании (hit time) есть время обращения к более высокому уровню иерархии, которое включает в себя, в частности, и время, необходимое для определения того, является ли обращение попаданием или промахом.

Потери на промах (miss реnаltу) есть время для замещения блока в более высоком уровне на блок из более низкого уровня плюс время для пересылки этого блока в требуемое устройство (обычно в процессор).

Потери на промах далее включают в себя два компонента:

• время доступа (access time) - время обращения к первому слову блока при промахе;

• время пересылки (transfer time) - дополнительное время для пересылки оставшихся слов блока. Время доступа связано с задержкой памяти более низкого уровня, а время пересылки - с полосой пропускания канала между устройствами памяти двух смежных уровней.

КЭШ-ПАМЯТЬ

Кэш-память или cache memory - компонент иерархической памяти - представляет собой буферное ЗУ, работающее со скоростью, обеспечивающей функционирование центрального процессора без режимов ожидания.

Необходимость создания кэш памяти возникла потому, что появились процессоры с высоким быстродействием. Между тем для выполнения сложных прикладных процессов нужна большая память. Использование же большой сверхскоростной памяти экономически невыгодно. Поэтому между ОП и процессором стали устанавливать меньшую по размерам высокоскоростную буферную память, или кэш-память. В дальнейшем она была разделена на два уровня - встроенная в процессор (on-die) и внешняя (on-motherboard).

Иерархия оперативной памяти

СТРАТЕГИИ УПРАВЛЕНИЯ ИЕРАРХИЧЕСКОЙ ПАМЯТЬЮ

Стратегия управления памятью включает: метод отображения основной памяти в кэше; алгоритм взаимодействия между медленной основной и быстрой кэш-памятью; стратегии замещения информации в кэше.

ОТОБРАЖЕНИЕ ПАМЯТИ НА КЭШ

Существует три основных способа размещения блоков (строк) основной памяти в кэше:

• кэш-память с прямым отображением (direct-mapped cache);

• полностью ассоциативная кэш-память (fully associative cache).

• частично ассоциативная (или множественно ассоциативная, partial associative, set-associative cache) кэш-память;

Память с прямым отображением. В этом случае каждый блок основной памяти имеет только одно фиксированное место, на котором он может появиться в кэш-памяти. Все блоки основной памяти, имеющие одинаковые младшие разряды в своем адресе, попадают в один блок кэш-памяти. При таком подходе справедливо соотношение:

(Адрес блока кэш-памяти)=(Адрес блока основной памяти) mod (Число блоков в кэш-памяти).

Этот тип памяти наиболее прост, но и наименее эффективен, так как данные из разных областей памяти могут конфликтовать из-за единственной строки кэша, где они только и могут быть размещены.

ПОЛНОСТЬЮ АССОЦИАТИВНАЯ ПАМЯТЬ

Может отображать содержимое любой области памяти в любую область кэша, но при этом крайне сложна в схемотехнике.

ЧАСТИЧНО-АССОЦИАТИВНЫЙ КЭШ

Является наиболее распространенным в данный момент среди процессорных архитектур. Характеризуется тем или иным количеством n «каналов» (степенью ассоциативности, «п-way») и может отображать содержимое данной строки памяти на каждую из n своих строк. Этот вариант является разумным компромиссом между полностью ассоциативным и кэшем «прямого отображения».

В современных процессорах, как правило, используется либо кэш-память с прямым отображением, либо двух- (четырех-) канальная множественно ассоциативная кэш-память.

Стратегия замещения информации в кэше определяет блок, подлежащий замещению при возникновении промаха. Простота при использовании кэша с прямым отображением заключается в том, что аппаратные решения здесь наиболее простые: легко реализуется сама аппаратура, легко происходит замещение данных. При замещении просто нечего выбирать - на попадание проверяется только один блок и только этот блок может быть замещен.

При полностью или частично ассоциативной организации кэш-памяти имеются несколько блоков, из которых надо выбрать кандидата в случае промаха. Как правило, для замещения блоков применяются две основные стратегии:

• случайная (Random) - блоки-кандидаты выбираются случайно (равномерное распределение). В некоторых системах используют псевдослучайный алгоритм замещения;

• замещается тот блок, который не использовался дольше всех (LRU - Least-Recently Used). В этом случае чтобы уменьшить вероятность удаления информации, которая скоро может потребоваться, все обращения к блокам фиксируются.

случайный способ проще реализовать в аппаратуре.

АЛГОРИТМЫ ОБМЕНА С КЭШ-ПАМЯТЬЮ (СВОПИНГА)

включают следующие разновидности:

• алгоритм сквозной записи (Write Through) или сквозного накопления (Store Through);

• алгоритм простого свопинга (Simple Swapping) или обратной записи (Write Back);

• алгоритм свопинга с флагами (Flag Swapping) или обратной записи в конфликтных ситуациях с флагами (CUX);

• алгоритм регистрового свопинга с флагами (FRS).

АЛГОРИТМ СКВОЗНОЙ ЗАПИСИ

Каждый раз при появлении запроса на запись по некоторому адресу обновляется содержимое области по этому адресу как в быстрой, так и в основной памяти, даже если копия содержимого по этому адресу находится в быстром буфере. Поэтому, когда возникает запрос на запись по адресу, относящемуся к области, содержимое которой не находится в данный момент в быстром буфере, новая информация записывается просто на место блока, которое предполагается переслать в основную память

АЛГОРИТМ ПРОСТОГО СВОПИНГА

Обращения к основной памяти имеют место в тех случаях, когда в быстром буфере не обнаруживается нужное слово. Эта схема свопинга повышает производительность системы памяти, так как в ней обращения к основной памяти не происходят при каждом запросе на запись, что имеет место при использовании алгоритма сквозной записи. Однако в связи с тем, что содержимое основной памяти не поддерживается в постоянно обновленном состоянии, если необходимого слова в быстром буфере не обнаруживается, из буфера в основную память надо возвратить какое-либо устаревшее слово, чтобы освободить место для нового необходимого слова. Поэтому из буфера в основную память сначала пересылается какое-то слово, место которого занимает в буфере нужное слово. Таким образом, происходят две пересылки между быстрым буфером и основной памятью.

АЛГОРИТМ СВОПИНГА С ФЛАГАМИ

Данный алгоритм является улучшением алгоритма простого свопинга. В алгоритме простого свопинга, когда в кэш-памяти не обнаруживается нужное слово, происходит два обращения к основной памяти - запись удаляемого значения из кэша и чтение нового значения в кэш. Если слово с того момента, как оно попало в буфер из основной памяти, не подвергалось изменениям, то есть по его адресу не производилась запись (оно использовалось только для чтения), то нет необходимости пересылать его обратно в основную память, потому что в ней и так имеется достоверная его копия;. Если, однако, слово подвергалось изменениям с тех пор, когда его копия была в последний раз записана обратно в основную память, то приходится перемещать его в основную память. Отслеживать изменения слова можно, пометив слово (блок) дополнительным флаг-битом. Изменяя значение флаг-бита при изменении слова, можно сформировать информацию о состоянии слова. Пересылать в основную память необходимо лишь те слова, флаги которых оказываются в установленном состоянии.

АЛГОРИТМ РЕГИСТРОВОГО СВОПИНГА С ФЛАГАМИ

Повышение эффективности алгоритма свопинга с флагами возможно за счет уменьшения эффективного времени цикла, что можно получить при введении регистра (регистров) временного хранения между кэш-памятью и основной памятью. Теперь, если данные должны быть переданы из быстрого буфера в основную память, они сначала пересылаются в регистр (регистры) временного хранения; новое слово сразу же пересылается в буфер из основной памяти, а уже потом слово, временно хранившееся в регистре, записывается в основную память. Действия в центральном процессоре начинают опять выполняться, как только для этого возникает возможность. Алгоритм обеспечивает совмещение операций записи в основную память с обычными операциями над буфером, что обеспечивает еще большее повышение производительности.

Эксклюзивным называется кэш, в котором данные, хранящиеся в кэш-памяти первого уровня, не обязательно должны быть продублированы в кэшах нижележащих уровней. Инклюзивный кэш - когда любая информация, хранящаяся в кэшах высших уровней, дублируется в кэш-памяти.

Конкретные системы оперативной памяти.Память, хранящая обрабатываемые в текущее время данные и выполняемые команды (программу), называется основной памятью — RAM (Random Access Memory), т. е. память с произвольным доступом. Она составляет основу системной памяти.

В ПК в большинстве случаях основная оперативная память строится на микросхемах динамического типа (DRAM — Dynamic Random Access Memory), где в качестве запоминающего элемента (ЗЭ) используется простейшая сборка, состоящая из одного транзистора и одного конденсатора. каждый ЗЭ представляет, по сути дела, разряжаемый со временем конденсатор, поэтому чтобы предотвратить потерю хранящейся в конденсаторах информации, микросхема RAM постоянно должна регенерироваться.

Имеется другой вид памяти, который лишен этого недостатка. Эта память называется статической (Static RAM — SRAM), где в качестве ЗЭ используется так называемый статический триггер (состоящий из 4—6 транзисторов). Из-за сложности запоминающих элементов (ЗЭ) плотность упаковки микросхем SRAM меньше, чем для DRAM. Следовательно, если бы SRAM устанавливалась в качестве оперативной памяти, то это привело бы к увеличению быстродействия ПК, однако при этом существенно изменилась бы его стоимость, поскольку стоимость микросхемы SRAM значительно выше стоимости DRAM. Для повышения быстродействия в настоящее время применяются различные архитектурно-логические решения. Сейчас имеется множество различных типов памяти, отличающихся друг от друга своими основными характеристиками.

Основная память соединяется с процессором посредством адресной шины и шины данных. Каждая шина состоит из множества электрических цепей (линий или бит). Ширина (разрядность) адресной шины определяет, сколько адресов может быть в ОЗУ (адресное пространство), а шины данных — сколько данных может быть передано за один цикл. Каждая передача данных между процессором и памятью называется циклом шины. Количество бит, которое процессор может передать за один цикл шины, влияет на производительность компьютера и определяет, какой тип памяти требуется.

Для описания характеристик быстродействия оперативной памяти применяются так называемые циклы чтения/записи (или временные схемы пакета). Дело в том, что при обращении к памяти на считывание или запись первого машинного слова расходуется больше тактов, чем на обращение к трем последующим словам. Так, для асинхронной SRAM чтение одного слова выполняется за 3 такта, запись — за 4 такта, чтение нескольких слов определяется последовательностью 3—2—2—2 такта, (что означает, что чтение 1-го элемента данных занимает 3 такта ЦП, включая 2 такта ожидания, а чтение последующих — по 2 временных такта), а запись — 4—3—3—3.

7. Динамическая память. Статическая память

DRAM,— тип энергозависимой полупроводниковой памяти с произвольным доступом;

используется в качестве ОП современных компьютеров, а также в качестве постоянного хранилища информации в системах, требовательных к задержкам.

Физически DRAM состоит из ячеек, которые состоят из конденсаторов и транзисторов, расположенных внутри полупроводниковых микросхем памяти. в каждой из которых можно хранить определённый объём данных, строку от 1 до 4 бит. Совокупность ячеек такой памяти образуют условный «прямоугольник», состоящий из определённого количества строк и столбцов. Один такой «прямоугольник» называется страницей, а совокупность страниц называется банком.

Принцип работы

При отсутствии подачи электроэнергии к памяти этого типа происходит разряд конденсаторов, и память опустошается (обнуляется). Для поддержания необходимого напряжения и сохранения содержимого ячеек, конденсаторы необходимо периодически подзаряжать, прилагая к ним напряжения через транзисторные ключи.. Конденсаторы заряжают в случае, когда в «ячейку» записывается единичный бит, и разряжают в случае, когда в «ячейку» необходимо записать нулевой бит.

усилитель-компаратор (англ. sense amp), подключенный к каждому из столбцов «прямоугольника». реагирует на слабый поток электронов, идущих с обкладок конденсаторов, считывает всю строку целиком. строка - минимальная порцией обмена с динамической памятью

память DRAM изготавливается на основе конденсаторов небольшой ёмкости, которые быстро теряют заряд, поэтому информацию приходится обновлять через определённые промежутки времени во избежание потерь данных. Этот процесс называется регенерацией памяти. Он реализуется специальным контроллером, установленным на материнской плате или же на кристалле центрального процессора. На протяжении времени, называемого шагом регенерации, в DRAM перезаписывается целая строка ячеек, и через 8-64 мс обновляются все строки памяти.

Характеристики памяти DRAM

Основными характеристиками DRAM являются рабочая частота и тайминги.

При обращении к ячейке памяти контроллер памяти задаёт номер банка, номер страницы в нём, номер строки и номер столбца и на все эти запросы тратится время, помимо этого довольно большой период уходит на открытие и закрытие банка после самой операции. На каждое действие требуется время, называемое таймингом.

Основными таймингами DRAM являются: задержка между подачей номера строки и номера столбца, задержка между подачей номера столбца и получением содержимого ячейки, задержка между чтением последней ячейки и подачей номера новой строки Тайминги измеряются в наносекундах или тактах

Типы DRAM

• Страничная память

• Быстрая страничная память Память могла работать на частотах 25 и 33 МГц с временем полного доступа 70 и 60 нс и с временем рабочего цикла 40 и 35 нс соответственно.

• память с усовершенствованным выходом, EDO DRAM). рабочая частота была 40 и 50 МГц, соответственно, время полного доступа — 60 и 50 нс, а время рабочего цикла — 25 и 20 нс. Эта память содержит регистр-защелку (англ. data latch) выходных данных, что обеспечивает некоторую конвейеризацию работы для повышения производительности при чтении.

• синхронная память — (SDR SDRAM). используется тактовый генератор для синхронизации всех сигналов и использование конвейерной обработки информации.Рабочие частоты этого типа памяти могли равняться 66, 100 или 133 МГц, время полного доступа — 40 и 30 нс, а время рабочего цикла — 10 и 7,5 нс.

• ESDRAM — это, по существу, SDRAM с небольшим количеством SRAM. При малой задержке и пакетной работе достигается частота до 200 МГц. SRAM-кеш предназначен для хранения и выборки наиболее часто используемых данных.

• Пакетная память EDO RAM (BEDO DRAM) стала дешёвой альтернативой памяти типа SDRAM. Основанная на памяти EDO DRAM, её ключевой особенностью являлась технология поблочного чтения данных (блок данных читался за один такт), что сделало её работу быстрее

• Специальный тип оперативной памяти — Video RAM (VRAM) — был разработан на основе памяти типа SDRAM для использования в видеоплатах. Он позволял обеспечить непрерывный поток данных в процессе обновления изображения, что было необходимо для реализации изображений высокого качества.

• DDR SDRAM - SDRAM с удвоенной скоростью передачи данных (англ. double data rate SDRAM, DDR SDRAM или SDRAM II) была вдвое увеличена пропускная способность. Первоначально память такого типа применялась в видеоплатах, но позднее появилась поддержка DDR SDRAM со стороны чипсетов.Память DDR SDRAM работает на частотах в 100, 133, 166 и 200 МГц, её время полного доступа — 30 и 22,5 нс, а время рабочего цикла — 5, 3,75, 3 и 2,5 нс. эффективная частота передачи данных лежит в пределах от 200 до 400 МГц. Такие модули памяти обозначаются DDR200, DDR266, DDR333, DDR400.

• Direct RDRAM или Direct Rambus DRAM Высокое быстродействие этой памяти достигается рядом особенностей, не встречающихся в других типах памяти. Рабочие частоты памяти — 400, 600 и 800 МГц, время полного доступа — до 30 нс, время рабочего цикла — до 2,5 нс.

• DDR2 SDRAM Конструктивно новый тип оперативной памяти DDR2 SDRAM был выпущен в 2004 году. Память может работать с тактовой частотой шины 200, 266, 333, 337, 400, 533, 575 и 600 МГц. При этом эффективная частота передачи данных соответственно будет 400, 533, 667, 675, 800, 1066, 1150 и 1200 МГц. Время полного доступа — 25, 11,25, 9, 7,5 нс и менее. Время рабочего цикла — от 5 до 1,67 нс.

• DDR3 SDRAM Этот тип памяти основан на технологиях DDR2 SDRAM со вдвое увеличенной частотой передачи данных по шине памяти. Отличается пониженным энергопотреблением по сравнению с предшественниками. Частота полосы пропускания лежит в пределах от 800 до 2400 МГц (рекорд частоты — более 3000 МГц), что обеспечивает большую пропускную способность по сравнению со всеми предшественниками.

Память типа DRAM конструктивно выполняют и в виде отдельных микросхем в корпусах типа DIP, SOIC, BGA и в виде модулей памяти типа SIPP, SIMM, DIMM, RIMM.

Различные корпуса DRAM. Сверху вниз: DIP, SIPP, SIMM (30-контактный), SIMM (72-контактный), DIMM (168-контактный), DIMM (184-контактный, DDR)

https://ru.wikipedia.org/w/index.php?title=DRAM&stable=1

Статическая память с произвольным доступом (SRAM, static random access memory) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние без регенерации, необходимой в динамической памяти (DRAM). сохранять данные без перезаписи SRAM может, только пока есть питание

Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис. 1.)

Линия WL (Word Line) управляет двумя транзисторами доступа. Линии BL и BL (Bit Line) — битовые линии, используются и для записи данных, и для чтения данных.

Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.

Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни, записанные в триггере, выставляются на линии BL и BL и попадают на схемы чтения.

Преимущества

• Быстрый доступ. SRAM — это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.

• Простая схемотехника — SRAM не требуются сложные контроллеры.

• Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.

Недостатки

• Невысокая плотность записи (шесть-восемь элементов на бит^[3], вместо двух у DRAM)

• Вследствие чего — дороговизна килобайта памяти.

• Особенность: непредсказуемое (произвольное) содержимое памяти после включения питания.

• высокое энергопотребление обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора

Применение

SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта^[4] время работы подпрограмм и отладка прямо на устройстве.

В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM же применяется для регистров и кэш-памяти.

8. Интерфейсы и их классификация.

интерфейс (interface) – это совокупность логических и физических принципов взаимодействия компонентов технических средств вычислительной системы (ВС), т. е. совокупность правил алгоритмов и временных соглашений по обмену данными между компонентами ВС (логический интерфейс), а также совокупность физических, механических и функциональных характеристик средств подключения, реализующих такое взаимодействие (физический интерфейс).

Виды интерфейсов

Интерфейсы различают по таким характеристикам, как структура связей, способ подключения и передачи данных, принципы управления и синхронизации.

1. Внутримашинный интерфейс– система связи и средств сопряжения узлов и блоков ЭВМ между собой. Внутримашинный интерфейс представляет собой совокупность электрических линий связи (проводов), схем сопряжения с компонентами компьютера, протоколов (алгоритмов) передачи и преобразования сигналов.

Различают два варианта организации внутри машинного интерфейса:

- многосвязный интерфейс, при котором каждый блок ПК связан с другими блоками своими локальными проводами;

- односвязный интерфейс, в результате которого все блоки ПК связаны друг с другом через общую или системную шину.

2. Внешний интерфейс– система связи системного блока с периферийными устройствами ЭВМ или с другими ЭВМ

Здесь можно выделить также несколько типов внешнего интерфейса:

- интерфейс периферийных устройств, подключаемых с помощью шин ввода-вывода (ISA,EISA,VLB,PCI,AGP,USBIEEE1384SCSIи др.);

- сетевой интерфейс, типа одноранговой сети или сети клиент-сервер с топологиями типа звезда, кольцевая или шинная.

3. Интерфейс «человек-машина» или интерфейс «человек-компьютер» или пользовательский интерфейс – это способ, которым вы выполняете какую-либо задачу с помощью каких-либо средств (какой-либо программы), а именно совершаемые вами действия и то, что вы получаете в ответ.

Интерфейс является ориентированным на человека, если он отвечает нуждам человека и учитывает его слабости.

Машинная часть интерфейса– часть интерфейса, реализованная в машине (аппаратно-программной ее части) с использованием возможностей вычислительной техники.

Человеческая часть интерфейса– это часть интерфейса, реализуемая человеком с учетом его возможностей, слабостей, привычек, способности к обучению и других факторов.

Наиболее распространенные интерфейсы определены государственными и международными стандартами.

В дальнейшем изложении будет рассматриваться только интерфейс пользователя.

Классификация интерфейсов пользователя

Как было указано выше интерфейс – это, прежде всего набор правил, которые можно объединить по схожести способов взаимодействия человека с компьютером.

Различают три вида интерфейсов пользователя: командный, WIMPиSILK– интерфейсы.

Взаимодействие перечисленных интерфейсов с операционными системами и технологиями показано на рис.1:

Интерфейс представляет собой совокупность линий и шин, сигналов, электронных схем и алгоритмов (протоколов), предназначенных для обмена информацией между устройствами.

Выделяют следующие классификационные признаки:

Способ соединения компонентов (магистральный, радиальный, цепочный, комбинированный)

Способ передачи информации (параллельный, последовательный, параллельно-последовательный)

Принцип обмена информацией (синхронный, асинхронный)

Режим передачи информации (односторонняя, двухсторонняя, двухсторонняя поочередная)

В соответствии с функциональным назначением интерфейсы можно поделить на следующие основные классы:

Системные интерфейсы ЭВМ

Интерфейсы периферийного оборудования (общего назначения и специализированные)

Программно-управляемых модульных систем и приборов

Интерфейсы сетей передачи данных

Внутренние интерфейсы

Стандарт

Типичное применение

Пиковая пропускная способность

Примечание

ISA

Звуковые карты, модемы

2 Мбит/с до 8,33 Мбит/с

Практически не используется с 1999 г в связи с небольшой адресацией и низкой пропускной способностью.

EISA

Сети, адаптеры SCSI

33 мбит/с

Применялась в многозадачных системах, на файл-серверах и везде, где требуется высокоэффективный ввод-вывод. В настоящее время заменяется шиной PCI

PCI

Графические карты, адаптеры SCSI, звуковые карты новых поколений

133Мбит/с

Стандарт для внешних устройств. Является самой высокоскоросной в современном ПК. На одной шине может существовать не более 4 устройств. Данный интерфейс использует технологию P&P. Мост шины PCI – аппаратные средства подключения PCI к другим шинам.  Host Brige – главный мост – испльзуется для подключения PCI к системной шине. Peer-to-Peer Brige (одоранговый мост) используется для соединения двух шин PCI/

PCI-X

-“-

1 Гбит/с

Расширение PCI, предложенное IBM, HP, Compaq. Увеличена скорость и количество усройств

PCI-Express

-‘’-

16 Гбит/с

Интерфейс «третьего поколения». Может заменить AGP. Последовательная шина.

AGP

Графические карты

528 Мбит/с, 2х-графика

Система взаимодействует с ОП и ЦП. AGP функционирует на скорости системной шины. Передача происходит как по переднему. Так и по заднему фронту тактовых импульсов ЦП.

AGP-PRO

3D-графика

800 Мбит/с

Поддерживает видеокарты мощностью до 100 Вт

Интерфейсы периферийных устройств.

IDE – интерфейс устройств со встроенным контроллером. Используется для подключения внешних накопителей. С внедрением этого интерфейса решается проблема с совместимостью накопителя и ПК. Если раньше приходилось при смене устройства менять контроллер на системной плате, то сейчас достаточно просто подключить устроуство. Скорость интерфейса 1,5-3 Мбайт/с. Наиболее распространен параллельный разъем ATA/IDE, который в последнее время вытесняется параллельным разъемом АТА. IDE-адаптер часто встраивается в системную плату

SCSI (Скази) – интерфейс системного уровня. Интерфейс позволяет подключать до 7 внешних устройств с контроллерами. Любое устройство может инициировать обмен с другими устройствами. Режим обмена может быть как синхронным, так и асинхронным; данные контролируются по паритету. Данная шина реализуется в виде отдельного шельфа с восмью устройствами, одно из которых отводится для подключения к системной шине.

Внешние интерфейсы

RS-232 — интерфейс передачи информации между двумя устройствами на расстоянии до 30 метров. Информация передается по проводам с уровнями сигналов, отличающимися от стандартных 5 В, для обеспечения большей устойчивости к помехам. Асинхронная передача данных осуществляется с установленной скоростью при синхронизации уровнем сигнала стартового импульса. Интерфейс RS-232-C был разработан для простого применения, однозначно определяемого по его названию: «Интерфейс между терминальным оборудованием и связным оборудованием с обменом по последовательному двоичному коду». Чаще всего используется в промышленном и узкоспециальном оборудовании, встраиваемых устройствах. Иногда присутствует на современных персональных компьютерах.

По структуре это обычный асинхронный последовательный протокол, то есть передающая сторона по очереди выдает в линию 0 и 1, а принимающая отслеживает их и запоминает. Данные передаются пакетами по одному байту (8 бит). Вначале передаётся стартовый бит, противоположной полярности состоянию незанятой (idle) линии, после чего передаётся непосредственно кадр полезной информации, от 5 до 8-ми бит. Увидев стартовый бит, приемник выжидает интервал T1 и считывает первый бит, потом через интервалы T2 считывает остальные информационные биты. Последний бит — стоповый бит (состояние незанятой линии), говорящий о том, что передача завершена. Возможно 1, 1.5, 2 стоповых бита. В конце байта, перед стоп битом, может передаваться бит четности (parity bit) для контроля качества передачи. Он позволяет выявить ошибку в нечетное число бит (используется, так как наиболее вероятна ошибка в 1 бит).

Параллельный порт LTP

Изначально этот порт был разработан только для симплексной (однонаправленной) передачи данных, так как предполагалось, что порт Centronics должен использоваться только для работы с принтером. 25-контактный разъём DB-25, используемый как LPT-порт на персональных компьютерах (IEEE 1284-A). Порт на стороне управляющего устройства (компьютера) имеет 25-контактный 2-рядный разъём DB-25-female ("мама") (IEEE 1284-A). Не путать с аналогичным male-разъёмом ("папа"), который устанавливался на старых компьютерах и представляет собой 25-пиновый COM-порт. На периферийных устройствах обычно используется 36-контактный микроразъем ленточного типа Centronics (IEEE 1284-B), поэтому кабели для подключения периферийных устройств к компьютеру по параллельному порту обычно выполняются с 25-контактным разъёмом DB-25-male на одной стороне и 36-контактным IEEE 1284-B на другой (AB-кабель). Изредка применяется AC-кабель с 36-контактным разъемом MiniCentronics (IEEE 1284-C).

Интерфейс Centronics является однонаправленным параллельным интерфейсом, содержит характерные для такого интерфейса сигнальные линии (8 для передачи данных, строб, линии состояния устройства). Данные передаются в одну сторону: от компьютера к внешнему устройству. Но полностью однонаправленным его назвать нельзя. Так, 4 обратные линии используются для контроля за состоянием устройства. Centronics позволяет подключать одно устройство, поэтому для совместного очерёдного использования нескольких устройств требуется дополнительно применять селектор. Скорость передачи данных может варьироваться и достигать 1,2 Мбит/с.

USB (англ. Universal Serial Bus — «универсальная последовательная шина», произносится «ю-эс-би» или «у-эс-бэ») — последовательный интерфейс передачи данных для среднескоростных и низкоскоростных периферийных устройств в вычислительной технике. Символом USB являются четыре геометрические фигуры: большой круг, малый круг, треугольник, квадрат. Для подключения периферийных устройств к шине USB используется четырёхпроводный кабель, при этом два провода (витая пара) в дифференциальном включении используются для приёма и передачи данных, а два провода — для питания периферийного устройства. Благодаря встроенным линиям питания USB позволяет подключать периферийные устройства без собственного источника питания (максимальная сила тока, потребляемого устройством по линиям питания шины USB, не должна превышать 500 мА). К одному контроллеру шины USB можно подсоединить до 127 устройств по топологии «звезда», в том числе и концентраторы. На одной шине USB может быть до 127 устройств и до 5 уровней каскадирования хабов, не считая корневого. В настоящее время широко используются устройства, выполненные в соответствии со спецификацией USB 2.0. Ведётся внедрение в производство устройств спецификации USB 3.0.

USB 1.0

Технические характеристики:

два режима передачи данных:

режим с высокой пропускной способностью (Full-Speed) — 12 Мбит/с

режим с низкой пропускной способностью (Low-Speed) — 1,5 Мбит/с

максимальная длина кабеля для режима с высокой пропускной способностью — 5 м [1]

максимальная длина кабеля для режима с низкой пропускной способностью — 3 м [1]

максимальное количество подключённых устройств (включая размножители) — 127

возможно подключение устройств, работающих в режимах с различной пропускной способностью к одному контроллеру USB

напряжение питания для периферийных устройств — 5 В

максимальный ток, потребляемый периферийным устройством — 500 мА

USB 2.0

Для устройств USB 2.0 регламентировано три режима работы:

Low-speed, 10—1500 Кбит/c (используется для интерактивных устройств: клавиатуры, мыши, джойстика)

Full-speed, 0,5—12 Мбит/с (аудио-, видеоустройства)

Hi-speed, 25—480 Мбит/с (видеоустройства, устройства хранения информации)

IEEE 1394 (FireWire, i-Link) — последовательная высокоскоростная шина, предназначенная для обмена цифровой информацией между компьютером и другими электронными устройствами.  Основными особенностями IEEE 1394 являются: последовательная шина, поддержка «горячего» подключения, питание через кабель, высокая скорость, простота конфигурирования, поддержка синхронной и асинхронной передачи.

9. Внутренние интерфейсы. Виды шин.

Различные микросхемы и устройства, образующие персональный компьютер, должны быть соединены друг с другом таким образом, чтобы они имели возможность обмениваться данными и целенаправленно управляться. Эта проблема решена путем применения унифицированных шин. Используется набор проводников (на системной плате это печатные проводники), к которым подключены разъемы - гнезда (socket) или слоты (slot). В слоты расширения могут вставляться платы адаптеров (контроллеров) отдельных устройств и, что особенно важно, новых устройств. Таким образом, любой компонент, вставленный в слот, может взаимодействовать с каждым подключенным к шине компонентом персонального компьютера.

Шина представляет собой набор проводников (линий), соединяющий различные компоненты компьютера для подвода к ним питания и обмена данными. В минимальной комплектации шина имеет три типа линий:

• управления;

• адреса;

• данных.

Обычно системы включают два типа шин:

• системная шина, соединяющая процессор с ОЗУ и кэш памятью 2-го уровня;

• множество шин ввода-вывода, соединяющие процессор с различными периферийными устройствами. Последние соединяет с системной шиной мост, который встроен в набор микросхем (chipset), обеспечивающий функционирование процессора.

Системные интерфейсы и интерфейсы ввода-вывода

Системная шина при архитектуре DIB (Dual independent bus) физически разделена на две:

• первичную шину (FSB, Frontside bus), связывающую процессор с ОЗУ и ОЗУ с периферийными устройствами;

• вторичную шину (BSB, Backside bus) для связи с кэш памятью L2.

Использование двойной независимой шины повышает производительность за счет возможности для процессора параллельно обращаться к различным уровням памяти. Обычно термины «FSB» и «системная шина» используют как синонимы.

Следует отметить, что терминология, используемая в настоящее время для описания интерфейсов, не является вполне однозначной и ясной. Системная шина часто упоминается как «главная шина», «шина процессора» или «локальная шина». Для шин ввода-вывода используются термины «шина расширения», «внешняя шина», «хост-шина» и опять же - «локальная шина».

Устройства, подключенные к шине, делятся на две основные категории - bus

masters и bus slaves. Bus masters - это активные устройства, способные управлять работой шины, то есть инициировать запись/чтение и так далее Bus slaves - соответственно устройства, которые могут только отвечать на запросы.

Таблица основных характеристик внутренних интерфейсов

	Типичное применение	Пиковая пропускная способность	Примечания
ISA	Звуковые карты, модемы	От 2 до 8.33 Мбайт/с	Практически не используется, начиная с 1999 года
EISA	Сети, адаптеры SCSI	33 Мбайт/с	Практически не используется, замещается PCI, LPC
LPC	Последовательный и параллельный порты, клавиатура, мышь, контроллер НГМД	Как ISA/EISA	Предложена Intel в 1998 году как замена для шины ISA
PCI	Графические карты, адаптеры SCSI, звуковые карты новых поколений	133 Мбайт/с (32-битовая шина с частотой 33 МГц)	Стандарт для периферийных устройств
PCI-X	Тоже	1 Гбайт/с (64-битовая шина с частотой 133 МГц)	Расширение PCI, предложенное IBM, HP, Compaq. Увеличена скорость и количество устройств
PCI Express	До 16 Гбайт/с Разработка «интерфейса 3-го поколения» (Third generation Input/Output - 3GIO), может заменить AGP.	Последовательная шина
AGP	Графические карты	528 Мбайт/с 2x-mode (2 годаафические карты)	Стандарт для Intel-PC, начиная с Pentium 2 сосуществует с PCI
AGP PRO	ЗD-графика	800 Мбайт/с (4x-mode)	Поддерживает видеокарты, требующие мощность до 100 Вт (AGP - до 25 Вт)
HT (Гипер Транспорт)	Универсальный интерфейс	До 32 Гбайт/с	Разработка AMD для процессоров К7-К8

ШИНА ISA

ISA BUS (Industry Standard Architecture) - стандартные шины IBM PC XT (8 бит) и AT (16 бит).

Шина XT имеет:

• 8-битовую шину данных;

• 20-битовую шину адреса, что позволяет адресоваться к 2²⁰ бит (1 Мбайт) памяти;

• три канала прямого доступа к памяти (DMA);

• тактовую частоту 8 МГц;

• пропускную способность 4 Мбайт/с;

• 62-контактный разъем.

В настоящее время XT практически не применяется. В компьютерах AT шину расширили до 16 бит данных и 24 бит адреса. В таком виде она существует и поныне как самая распространенная шина для периферийных адаптеров. Шина AT имеет:

• 6-битовую шину данных;

• 24-битовую шину адреса, что позволяет адресовать 16 Мбайт памяти;

• 8 каналов прямого доступа (DMA);

• тактовую частоту 8-16 МГц.