- •Введение
- •Разработка общей структуры микро-эвм
- •Функциональный состав
- •Описание взаимодействия всех блоков микро-эвм
- •Разработка основных устройств микро-эвм
- •Запоминающие устройства. Функциональный состав и временные диаграммы.
- •Постоянное запоминающее устройство (пзу)
- •Оперативное запоминающее устройство (озу)
- •Разработка устройства управления
- •Разработка алу
- •Операционная часть
- •Блок роНов
- •Разработка контроллера прямого доступа памяти (кпдп)
- •Реализация кпдп
- •Разработка системы прерываний
- •Разработка принципиальной схемы устройства
- •Описание работы устройства на вентильно-регистровом уровне
- •Описание временной диаграммы работы устройства
- •Оптимизация микро-эвм
- •Заключение
- •Список используемой литературы
Заключение
В данном курсовом проекте была реализована микро-ЭВМ принстонской архитектуры на элементной базе ПЛИС в среде автоматизированного проектирования Quartus 8.1 со следующими характеристиками. Микро-ЭВМ должна иметь шину адреса размерностью 10 бит, шину данных – 10 бит; синхронное программируемое запоминающее устройство; асинхронное оперативное запоминающее устройство; 8 регистров общего назначения; контроллер прямого доступа к памяти с начальным адресом 8, имеющим входную шину в 4 байта; контроллер прерываний на 4 линий; так же специальные команды ADC, OR; адресация в данной микро-ЭВМ индексная, выполняемые ей общие команды: MOV adr, reg; MOV reg, adr; JMP adr; HLT; CLI, STI.
В процессе проектирования данной микро-ЭВМ самым сложным звеном было реализация устройства управления, т.к. на него возложены главные функции всей микро-ЭВМ – управление всеми устройствами. Устройство управления выполнено в данной курсовой работе посредством схемной логики.
Оперативное запоминающее устройство, выполненное на вентильно-регистровом уровне, будет физически иметь большие размеры, занимать на микросхеме большую площадь, т.к. оно должно иметь достаточное количество запоминающих единиц (10240 RS-триггера), чтобы реализовать нужную емкость для корректной работы. Всё ОЗУ представляет собой 32 блока, содержащих каждый в себе по 32 ячейки, каждая из которых в себе так же содержит 10 RS-триггеров. При компиляции проекта, ОЗУ является самым медленным устройством, ввиду своих больших размеров и разветвленной структуры.
Разработка устройства прерывания, выполненного на вентильно-регистровом уровне, не являлось трудоемким.
Постоянное запоминающее устройство реализовано стандартным блоком среды автоматизированного проектирования Quartus 8.1. Файл, имитирующий работу данного ПЗУ, составляется в строгом соответствии с разрядностью, последовательностью считывания команд устройством управления. Неправильное написание кода mif-файла приведет к некорректной работе микро-ЭВМ.
Арифметико-логическое устройство, регистры общего назначения, устройство прямого доступа к памяти выполнены на вентильно-регистровом уровне, и при компиляции программы ведут себя корректным образом, сильно не перегружая компилятор по времени.
Таким образом, в ходе выполнения курсового проекта были освоены знания принстонской архитектуры, принципы построения и функционирования ЭВМ в целом, а так же ее отдельных блоков; разработано устройство управления программного типа.
Список используемой литературы
Цифровая схемотехника. - М.: "С-Петербург", Угрюмов Е. 2001. - 518 с.
Цифровые системы. Теория и практика, 8-е изд. – М.: "Вильямс", Точчи, Уидмер. Пер. с англ. 2004. - 1024 с.
ЭЛЕКТРОННЫЕ ИСТОЧНИКИ
http://www.altera.com – Альтера. Режим доступа: 14.09.2013, 18-40
http://www.gaw.ru/html.cgi/txt/doc/micros/arm/arh_sam7s/24.htm –Рынок микроэлектроники. Режим доступа: 12.10.2013, 20-40
ПРИЛОЖЕНИЕ А
(обязательное)
ОБЩАЯ СХЕМА МИКРО-ЭВМ
ПРИЛОЖЕНИЕ Б
(обязательное)
ПРИНЦИПИАЛЬНАЯ СХЕМА ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА
ПРИЛОЖЕНИЕ В
(обязательное)
ВРЕМЕННАЯ ДИАГРАММА РАБОТЫ ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА
ПРИЛОЖЕНИЕ Г
(обязательное)
ВРЕМЕННАЯ ДИАГРАММА РАБОТЫ МИКРО-ЭВМ
ПРИЛОЖЕНИЕ Д
(необязательное)
СХЕМА УСТРОЙСТВА УПРАВЛЕНИЯ
Схема регистра на 10 бит.
Схема мультиплексора на 10 бит.
Схема элемента ИЛИ на 10 бит с управляющим сигналом.
Схема блока управлением прерываний.
Схема блока управлением выходными сигналами.
Схема устройства управления.
ПРИЛОЖЕНИЕ Е
(необязательное)
Блок АЛУ
Операционная часть
Схема блока арифметической функции.
Схема блока логической функции.
Блок РОНов
Схема дешифратора с 3-ех на 8.
ПРИЛОЖЕНИЕ Ж
(необязательное)
БЛОК КПДП
