2) Синтез синхронного d-триггера

Полученные выше схемы асинхронных D-триггеров достаточно просты и содержат кроме RS-триггеров простые инверторы на входах . Однако у них есть недостаток: не обеспечивается хранение при записи “единицы”. Один из способов устранения указанного недостатка – это введение в триггер синхронизации. Рассмотрим синтез синхронного D-триггера со статической синхронизацией. Разрешение на восприятие информации осуществляется подачей “единицы” на вход синхронизации С.

С учетом вышеизложенного составляем таблицу синтеза (табл. 6).

Таблица 6

				И-НЕ		ИЛИ-НЕ
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Характеристическое уравнение (рис. 12) синхронного D-триггера получаем с помощью ДВ для .

Рисунок 12 - ДВ для характеристического уравнения синхронного D-триггера

Из характеристического уравнения синхронного D-триггера видно, что пока , то принимает значение , когда , то принимает значение .

Далее с помощью диаграммы Вейча для двух переменных получим функции и .

Функции R и S зависят от 3 переменных –С, и . Заполним ДВ для значениями из столбца (аналогично для S).

По полученным переключательным функциям реализуем схему синхронного D триггера на элементах ИЛИ-НЕ и на элементах И-НЕ.

Правило работы Т-триггера: он прибавляет значение на входе T к хранимому в триггере значению (сложение арифметическое, перенос в старший разряд не учитывается),

Правило работы JK-триггера: при входной комбинации

1) JK=00 триггер работает в режиме хранения,

2) JK =01, то триггер устанавливается в 0(J аналогичен S, K аналогичен R),

3) JK =10, то триггер устанавливается в 1.

4) JK=11 триггер меняет свое состояние на противоположное (то есть работает в счетном режиме).