- •Содержание
- •Введение
- •1. История развития процессоров
- •1.1. Процессоры фирмы Intel
- •1.2. Процессоры фирмы amd
- •2. Алгоритм работы процессора
- •2.1. Устройство процессора
- •2.2. Алгоритм работы процессора
- •2.2.1. Арифметико-логическое Устройство
- •Целочисленное алу
- •Алу для чисел с плавающей точкой
- •2.2.2. Прерывания процессора
- •Заключение
- •Список используемой литературы
2.2.1. Арифметико-логическое Устройство
На уровне логических схем АЛУ состоит из логических элементов, сумматоров, триггеров и некоторых других элементов.
Логический элемент - электронная схема, реализующая элементарную переключающую функцию. При реализации функций переключения входные переменные соответствуют входным сигналам, а выходной сигнал представляет собой значение функции. Всего существует десять логических элементов, реализующих десять логических (элементарных или сложных) функций.
Логическая схема может реализовать сложную функцию алгебры логики, а может входить в состав другого функционального блока процессора (сумматора, дешифратора, регистра, триггера.)
Триггер - электронная схема с двумя устойчивыми состояниями, предназначенная для хранения одного бита информации. Триггер переходит из одного устойчивого состояния в другое при воздействии некоторого входного сигнала. Триггер имеет вход для установки в состояние 0 (X0) и в 1 (X1). На выходе выдается состояние триггера, которое выдается в прямом (Y) и в инверсном (Y1) виде. В компьютерах используют синхронизируемые и не синхронизируемые триггеры. Синхронизируемый триггер - это триггер, изменение состояния которого осуществляется только в момент подачи сигнала синхронизации V.
Рис. 2. Схема реализации триггера - защелки на элементах И-НЕ (a) и ИЛИ-НЕ (b).
Триггер-защелка фиксирует состояние входного сигнала, поданного на один из его входов (рисунок 2.)
Рис. 3. Схема реализации RS-триггера на элементах И-НЕ.
RS-триггер - двухвходовый триггер с раздельными входами для установки в 0 или 1 (рисунок 3.) При подачи единичного сигнала на вход R (-X0) триггер переходит в состояние 0 (Y=0, Y1=1), а при подачи на вход S (=X1) единичного сигнала -- в состояние 1 (Y=1, Y1=0). Одновременная подача единичного сигнала на оба входа запрещена. Обычно RS-триггеры бывают синхронизируемыми (вход для синхронизации - V).
Рис. 4. Схема реализации T-триггера.
T-триггер - одновходовый триггер со счетным входом: информация подается одновременно на два входа. При подаче сигнала состояние триггера меняется на противоположное (рисунок 4.) Он, как правило, является не синхронизируемым, и позволяет не только хранить информацию, но и осуществлять сложение по модулю 2.
Рис. 5. Схема реализации D-триггера.
D-триггер выполняет функцию задержки входного сигнала на один такт синхронизации (рисунок 5.). Сигнал, появившийся на входе D (=X0) в момент времени T, задерживается в нем и появляется на выходе Y в момент времени T+1.
JK-триггер - двухвходовый триггер, допускающий раздельную установку состояния 0 и 1, а также смену текущего состояния (режим со счетным входом), осуществляемую при подаче на оба входа единичного сигнала. Вход K в этом триггере соответствует входу R (=X0) RS-триггера, а вход J - S (=X1).
DF-триггер - двухвходовый триггер, позволяющий по одному входу реализовать режим D-триггера, а по другому -- модифицировать режим работы. Вход D соответствует X1, а F - X0. При F=0 DF-триггер сохраняет текущее состояние. Сигнал F=1 устанавливает триггер в состояние 0. При D=1 и F=1 триггер устанавливается в состояние 1.
Триггеры с неустойчивыми состояниями называются вибраторами. Схема с одним неустойчивым состоянием (триггер Шмидта, одновибратор) генерирует импульсный сигнал определенной длительности. Схема с двумя неустойчивыми состояниями называется мультивибратором и служит для генерации последовательности прямоугольных сигналов. Он используется тактовым генератором.
Рис. 6. Реализация регистра.
Регистр - схема для приема, хранения и передачи n-разрядного блока данных Они используются для промежуточного хранения, сдвига, преобразования и инверсии данных. Регистры выполняются на триггерах и логических элементах. Их число и тип определяются разрядностью слова и назначением регистра. Если регистр не требует предварительного сброса данных, (то есть установки всех его ячеек в ноль), то новые данные заменяют в нем старые. Схема регистра показана на рисунке 6.
Рис. 7. Реализация одноразрядного сумматора с переносом знака.
В зависимости от способа управления различают несколько типов триггеров: D- (с одним входом), RS- (с двумя входами), T- (со счетным входом), RST- (с двумя входами и счетным выходом) триггеры, и универсальные триггеры: JK- и DF-триггеры.
