- •1. Теоретическая часть
- •1.1 Микропроцессор кр580вм80
- •1.2 Тактовый генератор кр580гф24
- •1.3 Системный контроллер кр580вк38
- •1.4 Таймер кр580ви53
- •1.5 Последовательный интерфейс кр580вв51
- •1.6 Параллельный интерфейс кр580вв55
- •1.7 Контроллер прерываний кр580вн59
- •1.8 Программируемый контроллер клавиатуры и дисплея кр580вв79
- •1.9 Репрограммируемое пзу к573рф4а
- •1.10 Репрограммируемое пзу к573рф2
- •1.11 Динамическое озу 537ру17
- •1.12 Статическое озу 537ру8
- •2.Расчетная часть
- •2.1 Расчет адресного пространства памяти
1.4 Таймер кр580ви53
Рисунок 4. Таймер КР580ВИ53
Применяется для созданиях точных задержек сигналов, генерации временных интервалов и проектирования делителей частоты с программируемым коэффициентом деления под управлением ПО.
Сигналы.
D7-0 – двунаправленная шина данных.
–
адресные входы с шины адреса.
– Выбор микросхемы.
– Чтение.
– Запись.
С0-2 – тактовые входы каждого из трех счетчиков.
CE0-2 – Входы разрешения счетчиков.
OUT0-2 – Выходы счетчиков.
GND – Заземление.
Ucc - Питание.
Таблица 2. Таблица истинности для КР580ВИ53.
A1 |
A0 |
/RD |
/WR |
/CS |
|
0 |
0 |
0 |
1 |
0 |
Записать счетчик 0 |
0 |
1 |
0 |
1 |
0 |
Записать счетчик 1 |
1 |
0 |
0 |
1 |
0 |
Записать счетчик 2 |
1 |
1 |
0 |
1 |
0 |
Загрузить режим работы |
0 |
0 |
1 |
0 |
0 |
Читать счетчик 0 |
0 |
1 |
1 |
0 |
0 |
Читать счетчик 1 |
1 |
0 |
1 |
0 |
0 |
Читать счетчик 2 |
1 |
1 |
1 |
0 |
0 |
Нет операции, шина данных в третьем состоянии |
X |
Х |
Х |
Х |
1 |
Микросхема не выбрана, шина данных в третьем состоянии |
1.5 Последовательный интерфейс кр580вв51
Рисунок 5. Последовательный интерфейс КР580ВВ51
Предназначен для аппаратной реализации последовательного протокола обмена между микропроцессором КР580ВМ80 и каналами последовательной передачи дискретной информации.
Сигналы.
RESET – сброс.
CLK – тактовый сигнал внутренней синхронизации PCI.
–
чтение.
–
запись.
C/
(Control/Data) = A0
– выбор микросхемы.
RxD – последовательные входные данные приемника.
–
тактовый сигнал приемника. В большинстве
случаев TxC
= RxC
SYNDET(Sync detect/BreakDetect) – обнаружение синхронизации/обнаружение паузы. При RESET = 1 SYNDET/BRKDET = 0.
– тактовый сигнал передатчика, частота
которого определяет скорость передачи
по последовательному каналу связи.
– готовность внешнего устройства
передавать данные.
– готовность внешнего устройства
принять данные.
D7-0 – 8-ми разрядная двунаправленная шина данных.
TxRDY (Transmiter Ready) – готовность передатчика.
RxRDY – готовность приемника.
TxE – конец передачи.
TxD – выходные последовательные данные передатчика.
– запрос передатчика внешнего устройства
на прием данных.
– запрос приемника внешнего устройства
на прием данных.
Таблица 3. Таблица истинности для КР580ВВ51.
Сигналы на входах |
Направление и вид информации |
|||
СО/D |
RD |
RW |
CS |
|
1 |
1 |
0 |
0 |
Канал данных системы управление |
0 |
1 |
0 |
0 |
Канал данных системы данных |
1 |
0 |
1 |
0 |
Канал данных системы состояния |
0 |
0 |
1 |
0 |
Канал данных системы данных |
Х |
1 |
1 |
0 |
Высокоомное состояние канала данных |
Х |
Х |
Х |
1 |
|
