Асинхронные и синхронные триггеры

Независимо от способа организации логических связей триггеры различаются по способу ввода информации и по этому признаку могут быть асинхронными и синхронными.

У асинхронных триггеров имеются только информационные (логические) входы. Асинхронные триггеры отличает свойство срабатывать непосредственно за изменением сигналов на входах, не считая времени задержки в элементах, образующих триггер.

Синхронные триггеры кроме информационных входов имеют также вход подачи тактового сигнала «С». Синхронный триггер состоит из КС (комбинационных схем) и ЭП (элементов памяти), в качестве которых используются синхронные элементы задержки D информационных сигналов Q⁺ на один период тактового сигнала «С». Из этого следует, что различие синхронных и асинхронных потенциальных триггеров заключается лишь в использовании в различных по функциям ЭП. В синхронных ЭП тактовый сигнал оказывает на них импульсное воздействие в моменты изменения с 0 на 1 (или с 1 на 0), а изменения информационных сигналов Q не воздействуют на ЭП. Выходной сигнал Q_r синхронного элемента задержки принимает значение входного сигнала Q в момент импульсного воздействия тактового сигнала С. Тактовый сигнал С задает дискретное время t_Д = 1, 2, 3… На этом основании функционирование триггера может рассматриваться только в эти дискретные моменты при соблюдении следующих условий: входные сигналы x_n не должны изменяться в моменты времени, когда dC = 1; переходный процесс, возникший в предыдущем дискретном моменте времени t_Д, должен заканчиваться к следующему дискретному моменту времени t_Д + 1.

Таким образом, воздействие тактового сигнала позволяет полностью исключить из рассмотрения переходные процессы в синхронном триггере, что нельзя сделать в асинхронном потенциальном триггере, в котором изменение выходных сигналов ЭП Q_r вызывается изменением входных сигналов Q⁺_r .

Тактовый сигнал С выполняет функцию временного селектирования информационных сигналов ЭП Q⁺_r в моменты времени t_Д, поэтому требуется, чтобы значения информационных сигналов были истинными в эти моменты времени.

У синхронных триггеров смены сигналов на входах еще не достаточно для срабатывания. Необходим дополнительный командный импульс, который подается на синхронный, или так называемый тактирующий вход.

Основной недостаток асинхронных триггеров, ограничивающий их использование в быстродействующих схемах, – незащищенность перед опасными состязаниями сигналов. Явление состязаний или, как его еще называют, гонок, состоит в том, что сигналы, поступают на разные информационные входы триггера, пройдя различное число элементов. Вследствие задержек распространения между сигналами возможны временные сдвиги. Состязания сигналов могут оказаться причиной ложных срабатываний триггеров. Тактированием этот недостаток можно устранить.

Синхронные триггеры по сравнению с асинхронными обладают более высокой помехоустойчивостью. Опрокидывание синхронных триггеров происходит только при участии тактовых импульсов, длительность которых гораздо меньше их периода. В остальное время на входные сигналы, ровно как и помехи различного происхождения, триггер не реагирует. В асинхронном же управлении опрокидывание может произойти как от полезного сигнала, так и от помехи.

Асинхронный триггер по большей части используют в качестве ключей, прерывателей, делителей частоты. В вычислительной и цифровой технике, связанной с обработкой информации, везде используют синхронные системы.

Способы управления триггерами

В зависимости от того, какой параметр входных сигналов используют для записи информации, триггеры подразделяются на три категории: со статическим управлением (управление по уровню входного сигнала), динамическим управлением (управление по фронту или срезу) и двухступенчатые триггеры. Для асинхронных триггеров в качестве управляющих служат сигналы на информационных входах. Применительно к синхронным триггерам управляющим сигналом служит тактовый импульс, так как считается, что к его приходу смена сигналов на информационных входах уже завершилась.

а) б) в)

Рисунок 4 – Момент срабатывания триггеров с разными способами управления: а) статическим; б) прямым динамическим (по фронту 0,1); в) инверсным динамическим (по срезу 1,0); t – время, в течение которого может происходить обратный переброс

Специфика синхронных триггеров со статическим управлением такова, что в продолжение времени действия тактового сигнала смена сигналов на информационных входах вызовет новое срабатывание. Другими словами, синхронные триггеры со статическим управлением при активном состоянии тактового входа ведут себя подобно асинхронным.

От этого свободны триггеры с динамическим двухступенчатым управлением.

Из структурной схемы двухступенчатого триггера следует, что переключение ведущей ступени (ТМ) происходит с задержкой t_ЗД.ТМ = 3t_ЗАД.СР. Такой же должна быть минимальная длительность тактового сигнала, τ_B ≥ 3t_ЗАД.СР. Задержка переключения ведомой ступени (TS) складывается из задержки распространения сигнала в инверторе DD1/1 и в триггере, т.е. t_ЗД.ТМ = 4t_ЗД.Р.СР . Таким образом, разрешающее время

t_Р ≥ t_ЗД.ТМ + t_ЗД.TS = 7t_ЗД.Р.СР,

максимальная входная частота

f_МАК = 1/(7t_ЗД.Р.СР).

JK-триггеры

Этот тип триггеров (рис. 5) не имеет неопределенных состояний. Функциональная особенность JK-триггера состоит в том, что при всех входных комбинациях, кроме одной Jⁿ = Kⁿ = 1, они действуют подобно RS-триггеру, причем вход J играет роль входа S, а К-вход соответствует R-входу. При входной комбинации Jⁿ = Kⁿ = 1 в каждом такте происходит опрокидывание триггера и выходные сигналы меняют свое значение.

JK-триггеры относятся к универсальным устройствам. Их универсальность имеет двойственный характер. Во-первых, эти триггеры могут быть применены в регистрах, счетчиках, делителях частоты и других узлах, и, во-вторых, путем определенного соединения выводов они обращаются в триггеры других типов.

Рисунок 5 – JK-триггер

При входных сигналах J = H(0) и K = H(0) состояние выходов не меняется, оно сохраняется таким, каким было в момент установки. Напряжение низкого уровня (Н) на одном входе элемента ТТЛ отменяет прохождение от других его входов и удерживает выходной сигнал на высоком уровне. Когда через входы J и K в момент времени установлены противоположные уровни, то в последующий момент выходы JK-триггера устанавливаются в такие же состояния, как и RS-триггер.

При подаче на входы J и K одновременно напряжений высокого уровня (входы можно просто соединить) триггер перебрасывается, переходит в состояние, противоположное предыдущему. Если было Q_n = B(1), _n = H(0), то станет Q_{n + 1} = H(0) и _{n + 1} = B(1).

Для надежной работы триггерных ячеек в многоразрядных устройствах управления (счетчиках, регистрах) предназначены двухступенчатые триггеры (master – slave).

С учетом тактового сигнала С функция перехода JK-триггера описывается выражением

Q⁺ = JdC Q ,

где импульсный сигнал dC срабатывает по срезу с 1 на 0. Из этого следует, что при dC = 0 Q⁺ = Q_r , т. е. изменения информации сигналов J и K, возникающие при переходном процессе, не могут изменить состояние триггеров. Информационные сигналы J и K не должны изменяться только в дискретные моменты времени при dC = 1. Длительность сигналов С = 1 и С = 0 не регламентируется.

Рисунок 6 – Карта Карно для функции перехода JK-триггера

D-триггеры

D-триггеры (рис. 7) в отличие от JK имеют для установки в состояние 0 и 1 один информационный вход (вход D – data). Функциональная особенность триггеров типа D состоит в том, что сигнал на выходе Q в такте n + 1 повторяет входной сигнал Dⁿ в предыдущем такте n и сохраняет (запоминает) это состояние до следующего тактового импульса. Другими словами, D-триггер задерживает на один такт информацию, существующую на входе D. Основание метки D – это первая буква английского слова delay – затяжка, задержка. D-триг­ге­ры так и называют – триггерами задержки. Закон функционирования D-тригге­ра очень прост: Q⁺ = Dⁿ.

Рисунок 7 – D-триггер

Для D-триггера требуется всего четыре внешних вывода: вход данных D, тактовый вход С и два выхода Q и . Дополнительными входами могут быть асинхронные входы установки S и R, они также являются приоритетными по отношению к входам D и С.

На вход D подается напряжение уровнем «1» или «0». Если в последующий момент времени придет положительный перепад тактового импульса состояния, на выходах Q_{n + 1} и _{n + 1} показана диаграмма записи в D-триггер напряжений высокого и низкого входных уровней и их считывание. Непременное условие правильной работы D-триггера – это наличие защитного интервала времени запускающего импульса U_D (наличие уровня на D) перед тактовым U_C (перепад времени t_{n + 1} – t_n оговаривается справочными данными на D-триггер datachit).

В заключение рассмотрим схемы взаимного преобразования триггеров. На рис. 8, а – в показаны схемы делителей частоты на RST-, D- и JK-триггерах соответственно. Триггер D возможно преобразовать в Т (делитель на 2), снабдив делитель дополнительным входом разрешения ЕI (рис. 8, г). В режиме D-триг­гера можно использовать JK- и RST-триггеры (рис. 8, е). Из RST-триггера можно получить JK-триггер по схеме (рис. 8, ж).

Рисунок 8 – Схемы взаимного преобразования триггеров