- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.3 Структуры вычислительных и информационных систем
- •1.2.3 Защита информации при страничной адресации
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
5.7.1 Статические характеристики мдп-транзисторов с индуцированным
каналом
Эти характеристики отражают зависимость тока стока от напряжений Uзи и Uси. Практическое применение получили статические сток-затворные и стоковые, или выходные, характеристики.
Рисунок 5.19 Сток-затворные характеристики МДП-транзистора
На рис. 5.19а приведены сток-затворные характеристики МДП-транзистора с индуцированным каналом p-типа, а на рис. 5.19б – МДП-транзистора с индуцированным каналом n-типа. Как видно из этих характеристик напряжение Uси оказывает слабое влияние на ток стока, поэтому часто вместо семейства приводится одна сток-затворная характеристика.
Выходные, или стоковые характеристики МДП-транзистора с индуцированным каналом n-типа показаны на рис. 5.19в. Они похожи на выходные характеристики биполярного транзистора, включенного по схеме ОЭ, но в отличие от них при разных значениях Uзи восходящие участки имеют различную крутизну. На стоковых характеристиках можно выделить две области: крутую (1) и пологую (2).
Связь между током стока Ic и напряжениями на электродах МДП-транзистора с индуцированным каналом определяется уравнениями Хофстайна. Для крутой области характеристик
Ic = K[(Uзи-Uзи пор)Ucи-0,5U²cи],
где K – удельная крутизна, измеряемая в А/В² и зависящая от размеров канала и материала диэлектрика.
Для пологой области характеристик
Ic = 0,5 K(Uзи-Uзи пор)².
5.7.2 МДП-транзисторы со встроенным каналом
В этих транзисторах на этапе изготовления между стоком и истоком создается тонкий канал с таким же типом электропроводности. Поэтому при подключении внешнего источника напряжения Ec ток будет протекать даже при Uзи = 0. Изменяя напряжение Uзи можно изменять толщину канала и, следовательно, протекающий через него ток стока.
Сток-затворные и стоковые характеристики МДП-транзистора со встроенным каналом n-типа показаны на рис. 5.20а,б, а его условное обозначение – на рис. 5.20в.
Рисунок 5.20. Сток-затворные характеристьик и МДП-транзистора со встроенным каналом
Ток стока при Uзи = 0 называется начальным и обозначается Ic нач. При подаче на затвор положительного напряжения происходит расширение канала и увеличение тока стока. При Uзи<0 канал сужается и ток стока уменьшается. Напряжение Uзи, при котором ток стока уменьшается до нуля, называется напряжением отсечки и обозначается Uзи отс.
Основу статических элементов, выполненных на МДП-транизисторах, составляет инвертор, или ключевая схема, содержащая управляющий транзистор и нагрузку. В зависимости от типа нагрузки можно выделить пять основных типов инверторов: с линейной, нелинейной, квазилинейной, токостабилизирующей нагрузкой и инвертор на комплементарных МДП-транзисторах, или КМДП-инвертор.
Инвертор с линейной нагрузкой
Р
исунок
5.21. Инвертор с линейной нагрузкой
В инверторе с линейной нагрузкой (рис. 5.21) при подаче на затвор напряжения логического нуля UЗИ = U0вх < UЗИпор транзистор VT закрыт и через него протекает лишь незначительный ток утечки Iут. На выходе образуется напряжение логической единицы: U1вых = Eп – Iут R Eп.
Если на затвор подано напряжение логической единицы UЗИ = U1вых Eп, то транзистор откроется и на его выходе образуется напряжение низкого уровня U0вых, определяемое формулой: U0вых = Eп – IС R.
Это напряжение будет тем меньше, чем больше сопротивление резистора R по сравнению с сопротивлением канала Rк открытого управляющего транзистора VT. Обычно выбирают R таким, чтобы его сопротивление превышало сопротивление канала открытого транзистора в 20 раз и более.
При Uвых = U0вых инвертор потребляет от источника питания мощность P0 = I0пот Eп = Eп (Eп – U0вых)/R E2п/R, а при Uвых = U1вых потребляемая им мощность близка к нулю: P1 = I1пот Eп = Iут Eп 0. Следовательно, средняя потребляемая мощность инвертора с линейной нагрузкой равна:
Pср = 0,5 (P0 + P1) 0,5P0 = 0,5 E2п / R.
Передаточную характеристику (ПХ) инвертора можно построить, используя выходные характеристики управляющего транзистора VT и линию нагрузки
UСИ = Eп – IС R.
На рис. 5.22а приведены выходные характеристики МДП-транзистора с индуцированным каналом n-типа, имеющего параметры UЗИ пор = 2,5 В, K = 0,04 мА/В2, и линия нагрузки, построенная для R = 50 кОм и Еп = +10 В. При Uвх 2,5 В ПХ представлена горизонтальным отрезком Uвых = Еп = 10 В (рис. 6.17б). Остальные точки ПХ получаются перенесением на нее точек с координатами, определяемыми точками пересечения выходных характеристик с линией нагрузки. Например, при Uвых = UСИ = 6 В линия нагрузки пересекается с выходной характеристикой, снятой при Uвх = UЗИ = 4,5 В.
Точка пересечения ПХ с линией единичного наклона Uвых = Uвх определяет средний порог переключения инвертора Uпор. ср.
Р
исунок
5.22. Характеристики МДП-транзистора с
индуцированным каналом
Недостатком инвертора с линейной нагрузкой является то, что площадь, занимаемая на подложке микросхемы резистором R, изготовленном методом диффузии, в 30…50 раз превышает площадь, занимаемую транзистором. Кроме того между диффузионным резистором и подложкой образуется большая распределённая ёмкость, что существенно ухудшает динамические параметры инвертора. Из-за этих недостатков инвертор с линейной нагрузкой находит ограниченное применение.
