Задания к контрольной работе
Ответить на теоретический вопрос.
№ варианта |
Наименование устройства |
1 |
Шинная архитектура ЭВМ.. Назначение основных блоков и шин |
2 |
Общая структура персонального компьютера. Назначение блоков. |
3 |
Структура и функции центрального устройства ЭВМ. |
4 |
Система команд микропроцессора. Основные типы |
5 |
Логическая структура микропроцессора |
6 |
Аппаратная реализация ОЗУ |
7 |
Система команд реального режима процессоров i80*86 |
8 |
Арифметические операции в процессоре i80*86 |
9 |
Интерфейсы. Определение Классификация. Краткая характеристика основных типов |
10 |
Принцип построения динамической памяти (DRAM) |
2. Перевести данные числа в десятичную систему счисления.
Вари-ант |
Число |
Вари-ант |
Число |
1 |
1011010110,110012 710,128 A41,916 |
6 |
1111011100,100112 605,028 5E4,616 |
2 |
1111011100,100112 207,058 D13,816 |
7 |
1111011101,011012 506,038 A71,216 |
3 |
111100111,101012 617,038 64E,516 |
8 |
1011011100,010112 237,028 3C8,816 |
4 |
1101011100,101012 526,048 32C,116 |
9 |
1110011100,101012 610,088 3F7,216 |
5 |
1011011101,101112 701,248 9A4,916 |
10 |
1101110101,100112 145,328 7D3,916 |
3. Перевести данные числа из десятичной системы счисления в двоичную, восьмеричную и шестнадцатеричную системы счисления с точностью 4 знака после запятой). Выполнить проверку путём обратного перевода в десятичную систему счисления.
Вариант |
Число |
Вариант |
Число |
1 |
96910 973,37510 |
6 |
79210 853,62510 |
2 |
85210 548,21510 |
7 |
86710 837,91510 |
3 |
18710 493,32510 |
8 |
92810 736,15510 |
4 |
83410 193,81510 |
9 |
69810 593,24510 |
5 |
79310 865,49510 |
10 |
57910 989,30510 |
4. Сложить числа в указанной системе счисления.
Вариант |
Число |
Вариант |
Число |
1 |
11110101002+100000000102 1053,348+1513,28 40A,E816+92,716 |
6 |
11110101002+100000000102 1053,348+1513,28 40A,E816+92,716 |
2 |
100000112+100011000102 356,58+1757,048 293,816+3CC,9816 |
7 |
11110101002+100000000102 1053,348+1513,28 40A,E816+92,716 |
3 |
11100010002+1101001002 415,248+1345,048 108,816+21B,916 |
8 |
11110101002+100000000102 1053,348+1513,28 40A,E816+92,716 |
4 |
10001011012+11000000102 1053,348+1513,28 113,B16+65,816 |
9 |
11110101002+100000000102 1053,348+1513,28 40A,E816+92,716 |
5 |
1110101002+10110000112 2153,348+1343,28 27С,A116+172,316 |
10 |
11110101002+100000000102 1053,348+1513,28 40A,E816+92,716 |
5. По логической схеме составить логическую функцию и её таблицу истинности
Вари-ант |
Логическая схема |
Вари-ант |
Логическая схема |
1 |
|
6 |
|
2 |
|
7 |
|
3 |
|
8 |
|
4 |
|
9 |
|
5 |
|
10 |
|
6. Построить логическую схему и таблицу истинности для функции
Вари-ант |
Функция
|
Вари-ант |
Функция |
1 |
|
6 |
|
2 |
|
7 |
|
3 |
|
8 |
|
4 |
|
9 |
|
5 |
|
10 |
|
7. Описать назначение устройства, привести схему соединений элементов, принцип действия, таблицу истинности, временную диаграмму, условное графическое обозначение микросхемы устройства, назначение её входов и выходов.
№ варианта |
Наименование устройства |
1 |
Асинхронный триггер с обратными входами |
Вычитающий счетчик на 15 импульсов на Т-триггерах с прямым динамическим входом |
|
2 |
Синхронный RS- триггер с прямым динамическим входом |
Параллельный 6-ти разрядный регистр |
|
3 |
JK –триггер |
Синхронный D –триггер с обратным динамическим входом |
|
4 |
Т-триггер с прямым динамическим входом |
Мультиплексор с 16 входами |
|
5 |
Четырехразрядный сумматор |
Синхронный RS- триггер с обратным динамическим входом |
|
6 |
Реверсивный четырехразрядный счетчик |
Т-триггер с обратным динамическим входом |
|
7 |
16 разрядный дешифратор-демультиплексор |
Регистр сдвига |
|
8 |
Демультиплектор с 16 выходами |
Мультиплексор с 10 входами |
|
9 |
Демультиплектор с 10 выходами |
Четырехразрядный дешифратор |
|
10 |
Вычитающий пятиразрядный счетчик на Т-триггерах с обратным динамическим входом |
Цифровой четырехразрядный компаратор |