5.8 Методика прогнозирования срока службы транзистора по отношению к воздействию горячих носителей
Выберем
критерий параметрического отказа в
виде изменения тока насыщения на 10%
(|
IDSAT|/IDSAT
>0,1)
и
измерим срок cлужбы в наиболее жестком
электрическом режиме. Наиболее жесткий
электрический режим можно определить
по пику тока подложки (рис. 5.4), причем
для уменьшения времени эксперимента
напряжения могут быть выбраны выше
номинального напряжения питания VDD.
Ток подложки играет роль индикатора
эффективности генерации горячих
носителей, хотя энергия активации
ударной ионизации в несколько раз меньше
энергии дефектообразования.
Строим двойной логарифмический график времени параметрического отказа от значения тока подложки (рис. 5.8.1). Эта экспериментальная зависимость имеет линейный характер (см. (5.7.4)), что позволяет провести экстраполяцию на номинальное значение напряжения питания, соответствующее более мягким условиям.
Рис. 5.8.1. Двойная логарифмическая зависимость времени 10%-ной деградации крутизны n-МОПТ от максимального тока подложки
Технологическими методами борьбы с горячими носителями и увеличения срока службы транзистора являются:
1)
использование подзатворных изоляторов,
более устойчивых к возникновению
дефектов (
>
3) – нитридизация окисла кремния,
оксинитриды SiOxN1-x;
2) использование низколегированных стоков (LDD) для снижения максимальных значений электрических полей в канале транзистора;
3) уменьшение интенсивности инжекции горячих носителей в окисел путем смещения положения максимума скорости ударной ионизации (максимума плотности тока канала) вглубь кремния;
4) уменьшение скорости генерации горячих носителей путем разделения положения максимума напряженности электрического поля и максимума плотности тока;
5) обеспечение положения максимума напряженности латерального электрического поля в области, перекрытой затвором.
Выполнение пунктов 3-5 в частности достигается за счет наклонной ионной имплантации halo- или pocket-областей.
Эффекты горячих носителей в наноразмерных МОПТ выражены слабее по следующим причинам:
снижение напряжения питания приводит к тому, что скорость инжекции носителей в окисел и создания дефектов также уменьшается из-за недостаточности энергии носителей;
очень малая толщина подзатворного изолятора приводит к тому, что вероятность дефектообразования уменьшается;
с другой стороны, в наноразмерных транзисторах даже несколько дефектов могут являться причиной заметной деградации прибора.
Литература:
Зебрев Г.И. Физические основы кремниевой наноэлектрники, М.: БИНОМ, 2011, с. 129-141.
Парменов Ю.А. Элементы твердотельной наноэлектроники. Учебное пособие. М.: МИЭТ, 2011, гл. 4,5.
Балашов А.Г., Крупкина Т.Ю., Лосев В.В., Старосельский В.И. Наноэлектронные устройства и их модели. Учебное пособие. М.: МИЭТ, 2011, с. 30-49.
Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. Ч2, М., Техносфера, 2002, с. 269-397.
Taur Y., Ning T.H., Fundamentals of Modern VLSI Device, 2009, p. 148-201.
Sze S.M., Ng К.К., Physics of Semiconductor Devices, Wiley, 2007, p. 293-343.
Taur Y., Buchanan D.A., Wei Chen, Frank D.J. at al. CMOS Scaling into the Nanometer Regime, Proceedings of the IEEE, 2001, v.85, №4, pp.486-504.