- •1. Полусумматоры и сумматоры
- •1.1. Классификация сумматоров
- •1.2.Одноразрядный полусумматор
- •1.3.Одноразрядный комбинационный сумматор
- •2. Сумматоры с последовательным переносом
- •Сумматор последовательного действия
- •3. Сумматоры с ускоренным переносом
- •3.1. Сумматоры с ускоренным переносом
- •3.2 Способы ускорения переноса в сумматорах
- •3.3. Примеры включения счетчиков и сумматоров в цифровые схемы
- •3.4. Цифровые умножители
- •Двоичных чисел в столбик
- •1.1. Назначение и классификация триггеров
- •В практической схемотехнике
- •1.2. Асинхронный rs-триггер
- •Асинхронном rs-триггер в базисе или-не
- •2. Условные графические обозначения и схемы триггеров со статическим управлением
- •2.1. Синхронный rs-триггер со статическим управлением
- •И выдержки для синхронных триггеров
- •Синхронных триггеров, и уго тактирующих входов
- •3. Триггеры с динамическим управлением
- •3.2. Двухступенчатый rs-триггер
- •А) уго; б) функциональная схема
- •На базе rs и d-триггеров с его диаграммой состояний
- •3.5. Логические схемы на базе jk-триггеров
- •1. Счетчики импульсов: назначение, классификация, характеристики
- •1.1. Общие сведения о счетчиках
- •1.2 Классификация счетчиков
- •2. Модуль счета счетчиков
- •3. Счетчики импульсов с последовательным переносом
- •С последовательным переносом по модулю 16:
- •С последовательным переносом по модулю 16
- •1. Счетчики импульсов с параллельным переносом
- •1.1. Синхронные счетчики с параллельным переносом
- •С параллельным переносом по модулю 8 (а) и – уго промышленно выпускаемого счетчика (б)
- •1.2. Счетчики с последовательно-пераллельным переносом
- •С последовательно-параллельным переносом
- •2. Суммирующие и вычитающие счетчики импульсов
- •2.1. Двоичные суммирующие счетчики
- •Двоичного счетчика при поступлении на его вход импульсов
- •Двоичного суммирующего счетчика
- •2.2. Двоичные вычитающие счетчики
- •Вычитающего счетчика
- •Счетчика при поступлении на его вход импульсов
- •3. Реверсивные счетчики
- •1. Двоичные и десятичные счетчики
- •2. Счетчики-делители и другие счетчики
- •2.1. Счетчики-делители частоты
- •Счетчика-делителя на 10: а – логическая схема счетчика;
- •Используемого в таймере секунд
- •2.2. Счетчик-таймер
- •Суммирующего счетчика (б) и их временные диаграммы работы (в)
- •2.3 Применение счетчиков в измерительной технике
- •Измерении частоты входных импульсов
- •2.4. Счетчики с недвоичным кодированием
- •И временные диаграммы его работы (б)
- •"1 Из n" (а) и распределителя на основе счетчика Джонсона (б)
- •3. Интегральные микросхемы триггеров, регистров и счетчиков импульсов
- •А) 555ир8 – последовательно-параллельный 8-разрядный регистр; б) 564ир2 – два четырехразрядных сдвигающих регистра
- •1. Классификация запоминающих устройств, их параметры и характеристики
- •1.1. Назначение, классификация зу и способы организации памяти
- •1.2. Основные параметры и характеристики зу
- •2.3. Способы организации накопителей
- •2.3.1. Словарная организация
- •2.3.2. Матричная организация
- •2. Схемотехника статических оперативных запоминающих устройств (озу)
- •2.1. Общие сведения о статических озу
- •2.2. Структурная схема статического озу с матричным накопителем
- •С матричным накопителем
- •3. Режимы работы озу
- •3.1. Запоминающий элемент статического биполярного озу и режимы его работы
- •1. Запись информации –
- •3.2. Стековая память
- •1. Структурная организация динамических озу
- •Разрез схемы по линии а-а
- •С матричным накопителем
- •2. Принцип регенерации информации
- •3. Схемотехника динамических озу
- •4. Микросхемы статических и динамических озу
- •4.1. Микросхемы статических озу
- •4.2. Микросхемы динамических озу
- •1. Назначение, классификация и основные параметры микросхем постоянных запоминающих устройств (пзу)
- •1. Однократно программируемые маской на предприятии изготовителе;
- •2. Однократно программируемые пользователем с помощью специальных устройств, называемых программаторами – ппзу;
- •3. Перепрограммируемые, или репрограммируемые пзу – рпзу.
- •2. Масочные пзу и их применение
- •2.1. Масочные пзу на основе диодной матрицы
- •2.2. Масочные пзу на основе матрицы моп-транзисторов
- •2.3. Масочные пзу на основе матрицы биполярных транзисторов
- •Биполярных транзисторов
- •2.4. Запоминающий элемент пзу
- •3. Программируемые пзу
- •4. Репрограммируемые пзу. Флэш-память
- •4.1. Репрограммируемые пзу (рпзу)
- •С ультрафиолетовым стиранием информации
- •4.2.Флэш-память
- •Микросхем eprom, eeprom и Flash
- •2. Увеличение информационного объема памяти при фиксированной разрядности данных
- •1. Увеличение разрядности чисел
- •Объединяющая 8 микросхем типа 565ру7
- •Типа 541рт1 емкостью 256 4 каждая
- •3. Синтез схем памяти
- •На базе ис объемом 256×1
- •Объема 12,25к×16
- •1. Алгоритм синтеза комбинированных схем памяти
- •И озу 8к×8 на ис 256×12. Пример синтеза комбинированных схем памяти
1.2.Одноразрядный полусумматор
В сумматорах операция суммирования чисел, представленных в двоичном коде, осуществляется поразрядно.
Простейший случай – это суммирование двух одноразрядных слов. В десятичной системе
(14.1)
что соответствует в двоичной системе счисления
(14.2)
В последнем случае результат суммы оказался двухразрядным 102 = 210. Обычное явление, когда при суммировании двух чисел в любой системе счисления результат имеет на один разряд больше. В двоичной системе единица в старшем разряде суммы называется единицей переноса. Сведем формулы (14.2) в таблицу 14.1.
Таблица 14.1 – Таблица истинности полусумматора
Слагаемые |
Сумма S |
Перенос Р |
Математическое выражение |
|
0 |
0 |
0 |
0 |
0+0 = 010 (002) |
0 |
1 |
1 |
0 |
0+1 = 110 (012) |
1 |
0 |
1 |
0 |
1+0=110 (012) |
1 |
1 |
0 |
1 |
1+1 =210 (102) |
Обратите внимание, что сигналы в приведенной таблице истинности расположены в порядке, принятом для схем, т. е. в соответствии с тем, что сигнал распространяется слева направо. В результате перенос, который имеет двоичный вес больший, по сравнению с суммируемыми разрядами, записан правее. В математике принят другой порядок разрядов числа. Старший разряд на бумаге записывается самым левым, а младший разряд – самым правым. В результате может возникнуть путаница. Чтобы этого не произошло, введен десятичный эквивалент каждой строки таблицы истинности полусумматора (таблица 14.1).
Из таблицы 14.1 получим аналитические выражения для суммы S и переноса Р. Выражение для S можно записать с помощью известной операции ИСКЛЮЧАЮЩЕЕ-ИЛИ
(14.3)
(14.4)
Техническая реализация полусумматора на основе формул (14.3) и (14.4) представлена на рисунке 14.1.
Рисунок 14.1 – Схема полусумматора в базисе И-НЕ (сумматор по модулю 2):
а, б – функциональные схемы; в – УГО; г) УГО схемы «исключающее ИЛИ»
Используя представление в базисе ИЛИ-НЕ, из таблицы 14.1 получим
(14.5)
На основе формулы (14.5) построим схему полусумматора, содержащего меньшее число логических элементов (рисунок 14.2). В то же время схема содержит различные элементы: И, НЕ, ИЛИ.
Рисунок 14.2 – Схема полусумматора в базисе ИЛИ-НЕ
Полусумматор (см. рисунки 14.1; 14.2) не имеет входа переноса с предыдущего разряда, поэтому его можно использовать только в младших разрядах устройства обработки многоразрядных двоичных слов.
Полусумматоры выпускаются в виде отдельных микросхем и используются в качестве отдельных модулей в составе больших интегральных микросхем, поэтому ГОСТом предусмотрено УГО полусумматора. Оно приведено на рисунке (см. рисунок 14.1 в).
Полусумматор формирует перенос в следующий разряд, но не может учитывать перенос из предыдущего разряда, поэтому он и называется полусумматором. В результате такой особенности полусумматор не может использоваться в качестве отдельного устройства.
Интегральные схемы полусумматоров обозначаются "ИЛ". Например, 155ИЛ7 – полусумматор.
Практический интерес представляет полный сумматор.
Сумматор по модулю 2 выполняет суммирование без учета переноса между двоичными разрядами. В полном двоичном сумматоре его необходимо учитывать, поэтому требуются элементы, позволяющие формировать перенос в следующий двоичный разряд.
