3 Модули памяти

Модули DDR SDRAM выполнены в форм-факторе DIMM. На каждом модуле расположено несколько одинаковых чипов памяти и конфигурационный чип SPD. На модулях регистровой (registered) памяти также располагаются регистровые чипы, буферизующие и усиливающие сигнал на шине, на модулях нерегистровой (небуферизованной, unbuffered) памяти их нет.

3.1 Характеристики модулей

• Объём. Указывается в мегабайтах или гигабайтах.

• Количество чипов (# of DRAM Devices). Кратно 8 для модулей без ECC, для модулей с ECC — кратно 9. Чипы могут располагаться на одной или обеих сторонах модуля. Максимальное умещающееся на DIMM количество — 36 (9x4).

• Количество строк (рангов) (# of DRAM rows (ranks)).

Чипы, как видно из их характеристики, имеют 4- или 8-ми битную шину данных. Чтобы обеспечить более широкую полосу (например, DIMM требует 64 бита и 72 бита для памяти с ECC), чипы связываются в ранги. Ранг памяти имеет общую шину адреса и дополняющие друг друга линии данных. На одном модуле может размещаться несколько рангов. Но если нужно больше памяти, то добавлять ранги можно и дальше, установкой нескольких модулей на одной плате и используя тот же принцип: все ранги сидят на одной шине, только чип селектыразные — у каждого свой. Большое количество рангов электически нагружает шину, точнее контроллер и чипы памяти, и замедляет их работу. Отсюда начали применятьмногоканальную архитектуру, которая позволяет также независимо обращаться к нескольким модулям.

• Задержки (тайминги): CAS Latency (CL), Clock Cycle Time (tCK), Row Cycle Time (tRC), Refresh Row Cycle Time (tRFC), Row Active Time (tRAS).

Характеристики модулей и чипов, из которых они состоят, связаны.

Объём модуля равен произведению объёма одного чипа на число чипов. При использовании ECC это число дополнительно умножается на коэффициент 9/8, так как на каждый байт приходится один бит избыточности для контроля ошибок. Таким образом, один и тот же объём модуля памяти можно набрать большим числом (36) маленьких чипов или малым числом (9) чипов большего объёма.

Общая разрядность модуля равна произведению разрядности одного чипа на число чипов и равна произведению числа рангов на 64 (72) бита. Таким образом, увеличение числа чипов или использование чипов x8 вместо x4 ведёт к увеличению числа рангов модуля.

Табл. 3.1 - Варианты модуля 1Гб PC2100 Registered DDR SDRAM

Объём модуля	Количество чипов	Объём чипа	Организация	Количество строк (рангов)
1 Гб	36	256 Мбит	64М x 4	2
1 Гб	18	512 Мбит	64М x 8	2
1 Гб	18	512 Мбит	128М x 4	1

В данном примере сравниваются возможные компоновки модуля серверной памяти объёмом 1 Гб. Из представленных вариантов следует предпочесть первый или третий, так как они используют чипы x4, поддерживающие продвинутые методы исправления ошибок и защиты от сбоев. При необходимости использовать одноранговую память остаётся доступен только третий вариант, однако в зависимости от текущей стоимости чипов объёмом 256 Мбит и 512 Мбит он может оказаться дороже первого.

Рис.3.1 - Графическое сравнении модулей памяти DDR, DDR2 и DDR3

3.2 Спецификации модулей

Табл. 3.2 - Спецификация модулей памяти
Спецификация	Тактовая частота шины памяти	Максимальная теоретическая пропускная способность памяти
		в одноканальном режиме	в двухканальном режиме
PC1600* (DDR200)	100 МГц	1600 Мбайт/сек	3200 Мбайт/сек
PC2100* (DDR266)	133 МГц	2133 Мбайт/сек	4267 Мбайт/сек
PC2400 (DDR300)	150 МГц	2400 Мбайт/сек	4800 Мбайт/сек
PC2700* (DDR333)	166 МГц	2667 Мбайт/сек	5333 Мбайт/сек
PC3200* (DDR400)	200 МГц	3200 Мбайт/сек	6400 Мбайт/сек
PC3500 (DDR433)	217 МГц	3467 Мбайт/сек	6933 Мбайт/сек
PC3700 (DDR466)	233 МГц	3733 Мбайт/сек	7467 Мбайт/сек
PC4000 (DDR500)	250 МГц	4000 Мбайт/сек	8000 Мбайт/сек
PC4200 (DDR533)	267 МГц	4267 Мбайт/сек	8533 Мбайт/сек

Примечание 1: стандарты, помеченные символом «*», официально сертифицированы JEDEC. Остальные типы памяти не сертифицированы JEDEC, хотя их и выпускали многие производители памяти, а большинство выпускавшихся в последнее время материнских платподдерживали данные типы памяти.

Примечание 2: выпускались модули памяти, работающие и на более высоких частотах (до 350 МГц, DDR700), но эти модули не пользовались большим спросом и выпускались в малом объёме, кроме того, они имели высокую цену.

Размеры модулей также стандартизированы JEDEC.

Надо заметить, что нет никакой разницы в архитектуре DDR SDRAM с различными частотами, например, между PC1600 (работает на частоте 100МГц) и PC2100 (работает на частоте 133МГц). Просто стандарт говорит о том, на какой гарантированной частоте работает данный модуль.

Модули памяти DDR SDRAM можно отличить от обычной SDRAM по числу выводов (184 вывода у модулей DDR против 168 выводов у модулей с обычной SDRAM) и по ключу (вырезы в области контактных площадок) — у SDRAM два, у DDR — один. Согласно JEDEC, модули DDR400 работают при напряжении питания 2,6 В, а все более медленные — при напряжении 2,5 В. Некоторые скоростные модули для достижения высоких частот работают при больших напряжениях, до 2,9 В.

Большинство последних чипсетов с поддержкой DDR позволяли использовать модули DDR SDRAM в двухканальном, а некоторые чипсеты и вчетырёхканальномрежиме. Данный метод позволяет увеличить в 2 или 4 раза соответственно теоретическую пропускную способность шины памяти. Для работы памяти в двухканальном режиме требуется 2 (или 4) модуля памяти, рекомендуется использовать модули, работающие на одной частоте и имеющие одинаковый объём ивременны́е задержки(латентность, тайминги). Ещё лучше использовать абсолютно одинаковые модули.

ВЫВОДЫ

В настоящее время объем оперативной памяти пошел на сотни мегабайт и более. Правда, производительность подсистемы памяти все еще оставляет желать лучшего. Причем, современная ситуация даже хуже, чем десять-пятнадцать лет тому назад. Если персональные компьютеры конца восьмидесятых - начала девяностых оснащались микропроцессорами с тактовой частотой порядка 10 МГц и оперативной памятью со временем доступа 200 нс., типичная конфигурация ПК ближайшего будущего будет составлять в сотни и тысячи раз больше. Нетрудно подсчитать, что во времена главенства IBM XT/AT обращение к одной ячейке занимало буквально пару тактов процессора и это притом, что большинство арифметических команд отнимало десятки тактов. Современные же процессоры тратят на чтение произвольной ячейки, порой сотни тактов, выполняя в это же самое время чуть ли не по три вычислительных инструкций за такт.

Естественно данные проблемы уже рассматриваются и решаются инженерами- конструкторами, что возможно даст выйти в производство новых видов оперативной памяти. Так же будет увеличиваться скорость и объем оперативной памяти.