- •1. Введение
- •1.1 Что такое цифровые микросхемы. Виды цифровых микросхем
- •1.2 Области применения цифровых микросхем
- •1.3 Виды цифровых микросхем.
- •Условные графические изображения цифровых микросхем (гост)
- •Параметры цифровых микросхем
- •Уровни логического нуля и единицы
- •Описание логической функции цифровых схем
- •Входные и выходные токи цифровых микросхем
- •Параметры, определяющие быстродействие цифровых микросхем
- •Логические элементы.
- •2.1 Логические элементы
- •Инвертор
- •Логический элемент "и"
- •Логический элемент "или"
- •2.2 Диодно-транзисторная логика (дтл)
- •2.3 Транзисторно-транзисторная логика (ттл)
- •2.4 Цифровые логические микросхемы, выполненные на комплементарных моп транзисторах (кмоп) Логические кмоп (кмдп) инверторы
- •Логические кмоп (кмдп) элементы "и"
- •Логические кмоп (кмдп) элементы "или"
- •Особенности применения кмоп микросхем
- •Логические уровни кмоп микросхем
- •2.5 Согласование цифровых микросхем различных серий между
- •Согласование микросхем из различных серий между собой
- •Согласование микросхем с различным напряжением питания
- •Глава 2
- •2.6 Триггер Шмитта
- •3.Арифметические основы цифровой техники.
- •Глава 1 Арифметические основы цифровой техники
- •3.1 Системы счисления
- •Десятичная система счисления
- •Двоичная система счисления
- •4.2 Синтез цифровых комбинационных схем по произвольной таблице истинности
- •Совершенная дизъюктивная нормальная форма (сднф)
- •Совершенная конъюктивная нормальная форма (скнф)
- •4.3 Дешифраторы (декодеры)
- •Десятичный дешифратор (декодер)
- •4.5 Мультиплексоры
- •Особенности построения мультиплексоров на ттл элементах
- •4.6 Демультиплексоры
- •5.Генераторы
- •5.1 Генераторы периодических сигналов
- •5.3 Мультивибраторы
- •5.4 Особенности кварцевой стабилизации частоты цифровых генераторов
- •5.5 Одновибраторы (ждущие мультивибраторы)
- •Укорачивающие одновибраторы
- •Расширяющие одновибраторы (ждущие мультивибраторы)
- •6. Последовательностные устройства (цифровые устройства с памятью)
- •6.1 Триггеры
- •6.1.2 Rs триггер
- •6.1.3 D триггеры, работающие по потенциалу (статические d триггеры)
- •6.1.5 D триггеры, работающие по фронту (динамические d триггеры)
- •6.1.6 T триггеры
- •6.1.7 Jk триггер
- •6.2 Регистры
- •6.2.1 Параллельные регистры
- •6.2.2 Последовательные (сдвиговые) регистры
- •6.2.3 Универсальные регистры
- •6.3 Счётчики
- •6.3.1 Двоичные асинхронные счётчики
- •6.3.2 Недвоичные счётчики с обратной связью
- •6.3.3 Недвоичные счётчики с предварительной записью
- •6.3.5 Синхронные двоичные счётчики
- •7.Современные виды цифровых микросхем.
- •7.1 Микросхемы малой степени интеграции (малая логика)
- •7.2 Программируемые логические интегральные схемы (плис).
- •7.3 Программируемые логические матрицы.
- •7.4 Программируемые матрицы логики (pal).
- •7.5 Сложные программируемые логические устройства (cpld).
- •10. Особенности аналого-цифрового и цифро-аналогового преобразования.
- •10.1 Квантование аналогового сигнала по времени
- •10.2 Погрешности дискретизатора
- •10.3 Фильтры устранения эффекта наложения спектров (Антиалайзинговые фильтры)
- •10.5 Параллельные ацп (flash adc)
- •10.6 Последовательно-параллельные ацп
- •10.7 Ацп последовательного приближения (sar adc)
- •10.9 Цифроаналоговые преобразователи (цап) с суммированием токов
- •10.10 Цифроаналоговые преобразователи r-2r
- •11. Микросхемы цифровой обработки сигналов
- •11.1 Основные блоки цифровой обработки сигналов
- •11.1.1 Двоичные сумматоры
Совершенная конъюктивная нормальная форма (скнф)
Еще одним способом реализации цифровых комбинационных схем является запись логического выражения в совершенной конъюктивной нормальной форме (СКНФ). Применение СКНФ оправдано при большом количестве логических единиц в выходном сигнале проектируемой цифровой схемы, как это показано в качестве примера в таблице истинности 2, или в ЭСЛ-микросхемах.
Таблица 2.2 Пример таблицы истинности 2.2
|
№ комбинации |
Входы |
Выходы | ||||
|
8 |
4 |
2 |
1 |
A |
b | |
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
|
2 |
0 |
0 |
1 |
0 |
1 |
1 |
|
3 |
0 |
0 |
1 |
1 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
0 |
1 |
|
5 |
0 |
1 |
0 |
1 |
1 |
0 |
|
6 |
0 |
1 |
1 |
0 |
1 |
0 |
|
7 |
0 |
1 |
1 |
1 |
1 |
1 |
|
8 |
1 |
0 |
0 |
0 |
1 |
1 |
|
9 |
1 |
0 |
0 |
1 |
1 |
1 |
Для реализации цифрового комбинационного устройства по таблице истинности при помощи логических элементов "ИЛИ" (СКНФ) достаточно рассмотреть только те строки таблицы истинности, которые содержат логические "0" в выходном сигнале. Строки, содержащие в выходном сигнале логическую "1" в построении логического выражения, а, следовательно, и принципиальной схемы цифрового устройства не участвуют. Каждая строка, содержащая в выходном сигнале логический "0", реализуется схемой логического элемента "ИЛИ" с количеством входов, совпадающим с количеством входных сигналов в таблице истинности.
Для построения схемы, реализующей сигнал Out0, достаточно рассмотреть строки, выделенные курсивом. В рассматриваемой таблице истинности имеются всего две строки, содержащие логический ноль в выходном сигнале a, поэтому в формуле СКНФ будет содержаться две суммы входных сигналов:
![]()
Входные сигналы, описанные в таблице истинности логическим нулём, подаются на вход этой схемы непосредственно, а входные сигналы, описанные в таблице истинности логической единицей, подаются на логического элемента "ИЛИ" через инверторы. Объединение сигналов с выходов схем "ИЛИ", реализующих отдельные строки таблицы истинности, производится при помощи схемы логического элемента "И". Количество входов в схеме "И" определяется количеством строк в таблице истинности, в которых в выходном сигнале присутствует логическая единица.
Полученная формула в схеме на рисунке 9 реализуются микросхемой D2.

Для построения схемы, реализующей сигнал b, достаточно рассмотреть строки, выделенные жирным шрифтом. Эти строки в схеме на рисунке 9 реализуются микросхемой D3. Принцип построения этой схемы не отличается от примера, рассмотренного выше. В таблице истинности присутствуют всего две строки, содержащие ноль в выходном сигнале b, поэтому в формуле СКНФ выхода b будет содержаться две суммы входных сигналов:
![]()
4.3 Дешифраторы (декодеры)
Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например, преобразовывать позиционный двоичный код в линейный восьмеричный или шестнадцатеричный. Преобразование производится по правилам, описанным в таблицах истинности, поэтому построение дешифраторов не представляет трудностей. Для построения дешифратора можно воспользоваться правилами синтеза логической схемы для произвольной таблицы истинности.
