Avdeev

91

Порт типа устройства (3E2h) представляет собой шинный формирователь (ШФ), на входы которого подается с помощью перемычек код типа устройства.

В 2-битном регистре разрешения (РР), имеющего адрес 3E2h (W), устанавливаются биты, разрешающие режимы ПДП и прерывания.

На рис. 3.29 представлена структурная схема МК, управление работой которого и передачами данных выполняется с помощью перечисленных выше портов.

Рис. 3.29. Структурная схема МК

ДшУС реализован на базе демультиплексора (ДМ) типа ИД4, особенностью работы которого является то, что выходные сигналы ЗпД или ЧтД формируются как в циклах ПДП при наличии системного сигнала –DACK, так и в режиме программного обмена процессора с БП, когда сигнал –DACK отсутствует. В обоих случаях на адресных входах А1 и А0 присутствуют высокие уровни (код 11), позволяющие установить сигнал ЗпД или ЧтД , причем сигнал –IOR или –IOW в циклах

92

ПДП формируется системным КПДП, а в режиме программного обмена – процессором.

4.1. Приборная шина GPIB

При создании разнообразных систем сбора и обработки измерительной информации (систем связи с объектом) используют приборные интерфейсы. Для подключения к ПК оконечных устройств (ОУ) таких, как цифровые вольтметры, цифровые частотомеры, генераторы сигналов, контроллеры ЦАП, анализаторы спектра, цифровые вычислительные устройства и т.д., разработан стандарт GPIB (IEEE-488) приборной шины общего назначения. Каждое из ОУ может быть передатчиком (ПЕР), приемником (ПР) или передатчиком–приемником (ПЕР-ПР) информации. Шина GPIB – это асинхронная шина связи с квитированием, содержащая 16 линий (8 линий шины данных, 8 линий управления). По мультиплексированной шине данных передаются адреса (АДР), данные (ДАН) и команды (КОМ) в режиме разделения времени (рис. 4.1).

Для управления работой ОУ в шине GPIB используется контроллер шины (КШ), в качестве которого может быть применен ПК. Скорость передачи данных по шине 250 Кбайт/с и максимальная длина связи до 20 м.

Рис. 4.1. Структура шины GPIB

93

Для сопряжения шины с ПК выпускаются платы, содержащие специализированные БИС КШ, формирователи и приемники сигналов.

Логическая единица на шине представляется низким уровнем (< 0,8 В), а логический ноль – высоким уровнем (> 2,5 В), т.е. реализуется инверсная логика, как и у интерфейса Multibus.

Ко всем линиям подключаются формирователи с открытым коллектором, поэтому высокий уровень является пассивным.

Рассмотрим назначение сигналов на линиях ШУ: сигнал NDAS – данные не приняты (низкий активный уровень указывает, что данные не приняты, а высокий пассивный уровень (В) – неподтверждение приема данных); сигнал DAV– данные доступны, используется для считывания данных приемником; сигнал ATN – внимание, указывает на передачу по ШД команды; IFC– сброс интерфейса, низкий (Н) активный уровень переводит ОУ в исходное состояние; сигнал SRQ – запрос обслуживания, устанавливается приемником, если закончена процедура, обнаружена ошибка, подготовлены данные для передачи; сигнал REN– дистанционное управление,низкийактивныйуровеньэтогосигналаразрешаетвсемОУприниматькоманды и данные с ШД, а высокий уровень – запрещает работу ОУ на шине; сигнал EOT – конец идентификации, имеющий два применения.

Первое применение сигнала EOT состоит в том, что низкий уровень ОУ – передатчика сообщает всем приемникам об окончании передачи данных.

При втором применении, если EOT=ATN = Н, все ОУ переходят в режим параллельного опроса для установки на шине данных байтов состояния.

Протокол передачи байта данных имеет следующий вид (рис. 4.2). Передача каждого байта сопровождается сигналами квитированияNRFD, DAV и NDAC (напомним, что черта над обозначением сигнала указывает, что низкий уровень является активным).

В начале передатчик (КШ) определяет готовность всех выбранных ОУ к приему информации ( на линии NRFD должен быть высокий уровень).

Затем КШ направляет данные к ОУ и одновременно сопровождает их сигналом DAV с низким активным уровнем, указывающим на наличие данных на ШД.

94

Рис. 4.2. Протокол передачи байта данных

ОУ считывают данные с ШД и снимают сигнал NDAC.

Как только на магистральной линии NDAC установится пассивный высокий уровень, то это указывает КШ на завершение приема данных. Последовательность действий на шине отмечена цифрами 1, 2, 2, 3. Возникает вопрос: какие ОУ должны принимать данные, а какие нет?

Ответ на него может быть получен после рассмотрения форматов команд, так как команды настраивают ОУ на передачу или прием информации. Команды передаются также как и данные, только в начале устанавливается сигнал ATN . Протокол передачи команды показан на рис. 4.3.

Команды делятся на четыре типа: адресные, приема, передачи и универсальные. В формате команды используются биты D7–D5 ШД. В табл. 4.1 представлены

* – безразличное состояние

96

Структурная схема сопряжения построена на базе микроконтроллера (МК) SMJ9914A и содержит, кроме известных элементов связи с шиной ISA (ДшА, ДшУС и ПП), схему формирования сигналов запросов (СФЗ) IRQN и DREQM, генератор тактовых сигналов (ГС) и специальные приемопередатчики для шины GPIB SN75160 и SN75162. МК выполняет роль моста между системной шиной и приборной шиной GPIB. Связь между системным процессором (СП) и МК осуществляется через 13 8-битных регистров, 6 из которых доступны по чтению и 7 – по записи. Из МК читается и вводится в СП информация о состоянии ВУ, подключенных к шине GPIB, и записывается управляющая информация (выводится из СП) для ВУ. Выбор регистров МК выполняется тремя младшими битами адреса, поступающими на входыRS(2-0)МК.Одинитотжеадресможетиспользоватьсякакдля чтения(-IOR), так и для записи (-IOW) информации, например, адрес 111 (RS2-RS0) при чтении определяет вводимые в СП данные, а при записи – выводимые из СП данные. В соответствующий регистр с адресом 100 может быть передан адрес идентификации, считанный заранее СП из схемы, содержащей передатчик (Пер) с DIPпереключателями, с помощью которых вручную набирается этот адрес. МК содержит средства ПДП и прерывания, которые формируют сигналы INT и ACCQR , поступающие в СФЗ для выработки запросов IRQN и DREQM. В состав СФЗ входят адресуемые триггеры (порты), разрешающие режимы прерывания или ПДП.

Кратко рассмотрим функциональное назначение некоторых сигналов МК: WE - разрешение записи; CE- разрешение кристалла; ACCGR - разрешение ПДП; DBIN – чтение данных; CLK – тактовая частота; CONT - управление направлением передачи; TE – разрешение передачи; ACCRQ - запрос ПДП; INT – прерывание; EOI

– конец блока сообщения; IFC – очистить интерфейс; REN – выбор управления с передней панели или GPIB; SRQ – запрос обслуживания.

Для двунаправленной передачи данных со стороны шины GPIB используются линии DIO0-DIO7, а для связи с СП – линии D(7-0).

МК выполняет протоколы GPIB (IEEE 488) и освобождает СП от этих функ-

ций.

4.2. Интерфейс CAMAC

97

Интерфейс CAMAC (управление и изменение, автоматизированное компьютером) содержит набор функциональных модулей (М1 – M25), помещенных в специальный каркас (крейт). На рис. 4.5 изображена внутрикрейтная магистраль, связывающая М1–М23 и контроллер крейта (КК), занимающий два крайних места модулей 24 и 25. Кроме того, КК подключен к системной шине (СШ) П.

Выбор модулей со стороны КК осуществляется с помощью индивидуальных линий N, а адресация блоков внутри М i – магистральных (общих) 4-разрядных линий субадреса А. Для передачи модулям соответствующих функций (команд) используются линии F. Считывание и запись данных выполняется по 24-разрядным шинам соответственно R и W. Каждый модуль связан индивидуальной линией запроса с КК, сигнал который принимается для формирования сигнала прерывания. Группа сигналов управления (CTR) имеет следующее назначение: сигнал Z (начальная установка), сигнал С (сброс регистров модулей), сигнал I (запрет работы модулей), сигнал Q (ответ, формируемый М i ), сигнал X (команда принята, вырабатываемый Мi после получения команды), сигналы S1 и S2 (тактовые сигналы, генерируемые КК (М i ) автоматически при обмене информацией). Установка или сброс сигналов выполняется программным способом, поэтому необходимо понимать их назначение. Для соединения крейтов между собой используется межкрейтная магистраль, в которой используется тот же принцип связи, что и внутри крейта.

5.1. Общие сведения

Наиболее узким местом в ПК (вычислительной системе) является системная шина, которая при увеличении числа подключаемых к ней модулей (ресурсов) ограничивает производительность ПК. Для решения проблемы перегрузки системной шины, взаимодействующей с ОП, используют локальные шины, связывающие П с адаптерами ПУ. Если П имеет локальную и системные шины, то необходимы два контроллера шины, управляющие их работой. Для локальной шины выделяется отдельное адресное пространство, и если адрес находится в локальном пространстве, то разрешается работа контроллера шины локального интерфейса.

Первые ПК с локальными шинами были не стандартизованы. В настоящее время известны две стандартные локальные шины VL–bus (VLB), предложенная ассоциацией VESA (ассоциацией видеоэлектронного стандарта), и PCI (периферийный связующий компонент) фирмы INTEL. Шина VLB является более дешевой и простой,чемшинаPCI,ипозволяетподключатьдо трех адаптеровПУ(контроллеры ВЗУ, видеоадаптеры и сетевые платы). Интерфейс VLB (версия 1) имеет соединитель (112 контактов), содержит 32 линии для передачи данных и 30 линий для передачи адреса и позволяет работать адаптерам ПУ с тактовой частотой до 33 МГц.

Шина PCI использует 124-контактный разъем (32-разрядная передача адреса и данных) или 188-контактный разъем (64-разрядная передача адреса и данных). Шина PCI предназначена для сопряжения высокоинтегрированных контроллеров ПУ, периферийных плат расширения и памяти. В шине PCI можно выделить следующиефункциональныегруппысигналов:системные(тактовые,сброс),адресаиданных (шинное событие состоит из адресной фазы, идущей перед одной или несколькими фазами данных), команды шины (4-х битов, определяющих команду шины во

99

время адресной фазы), контроля и арбитража интерфейса, прерываний, сообщений об ошибках и т.д.

5.2. Локальная шина PCI

Шина PCI предназначена для работы с напряжением питания 5V или 3.3V и может быть использована в серверах, настольных ПК, ноутбуках и лаптопах. Платы с разным питанием имеют специальные ключи в некоторых местах контактов, кроме того, особенностью шины PCI является то, что она не привязана к конкретному типу компьютера и разработана с учетом на применение в новых системах. На рис. 5.1 представлена возможная конфигурация компонентов, подключенных к шине PCI.

ISA

Рис. 5.1. Схема подключения компонентов к шине PCI

Для шины PCI определены два типа устройства: инициатор (мастер, задатчик) и целевое (исполнитель). Инициатор устанавливает адрес (данные при записи), команду иформируетнеобходимыеинтерфейсныесигналыцелевому устройству.Причемадрес и данные передаются по мультиплексной шине AD(31-0) или AD(63-0). Дальше (с целью упрощения материала) основное внимание уделяется обязательным сигналам шины PCI, т.е. рассматривается 32-битный вариант.

Рассмотрим назначение основных сигналов шины PCI. Символ #, стоящий после названия сигнала шины PCI, указывает на то, что активным уровнем этого сигнала является низкий уровень (логический 0). Кроме того, обозначение, например