2. Описание лабораторного стенда

На лицевой панели лабораторного макета имеются условные изображения двоично-десятичного счетчика К155ИЕ2, двоичных счетчиков К155ИЕ5, К155ИЕ6 делителя частоты с переменным коэффициентом деления К155ИЕ8, реверсивного двоичного счетчика К155ИЕ7, двух логических схем “4И–НЕ” К155ЛА, а также выводы входов и выходов, указанных микросхем. Имеются также выводы, на которых действуют логические сигналы “0” и “1”. В макете имеются два формирователя одиночных импульсов, управляемых кнопками К1 и К2.

При нажатии на кнопку на левом и правом выводах формирователя действуют сигналы “0” и “1”, а при отпущенной кнопке – наоборот, на этих же выводах действуют противоположенные сигналы “1” и “0”.

В верхней части макета расположены выводы, к которым подключается напряжение питания 8…10 В.

Микросхема К155ИЕ2 (рис. 6) содержит триггер со счетным входом С1 и выходом Q₁, а также трехразрядный двоичный счетчик со входом С2 и выходами Q₁,Q₂,Q₃, имеющий коэффициент пересчета К=5. В микросхеме имеются также входы сброса (R₀, ) и установочные входы (R₉, ). При одновременной подаче логической “1” на входы ,  счетчик очищается (Q₁=Q₂=Q₃=Q₄), при одновременной подаче логической “1” на входы  и R₉ в счетчик записывается число 9. При соединении выхода Q₁ со входом С₂ счетчик имеет коэффициент пересчета К=10 для импульсов, поступающих на вход С₁. Такой счетчик называется двоично-десятичным, схема его также изображена на рис. 6.

Микросхема К155ИЕ5 (рис. 7) содержит счетный триггер со счетным входом С1 и выходом Q1, а также трехразрядный двоичный счетчик со входом С2 и выходами .

Р и с. 6. Двоично-десятичный счетчик Р и с. 7. Двоичный счетчик К155ИЕ2 К155ИЕ5

Микросхема содержит также входы сброса R₀, . При соединении выхода Q1 со входом С2 схема представляет собой счетчик с коэффициентом пересчета К=16 и входом С1. Диаграммы сигналов этого счетчика изображены на рис. 3.

Еще одна микросхема (рис. 8) представляет собой четырехразрядный двоичный реверсивный счетчик с возможностью предварительной записи четырехразрядного двоичного кода. При подаче счетных импульсов нулевых уровней на вход (+1) счетчик суммирует их, а при подаче таких же счетных импульсов на вход (-1) счетчик их вычитает. При поступлении сигнала нулевого уровня на синхровход С в счетчик записывается двоичный код, действующий на входах (на входе сброса R при этом должен обязательно действовать нулевой сигнал). При переполнении счетчика в режиме суммирования он сбрасывается в нулевое состояние, а на выходе (15) синхронно со счетным импульсом действует сигнал переполнения (переноса). При достижении счетчиком в режиме вычитания нулевого состояния на выходе (0) действует сигнал заема синхронно со счетным импульсом. Сигналы переноса и заема имеют активный нулевой уровень. Установка счетчика в нулевое состояние (сброс) происходит при подаче единичного сигнала на вход R (при этом на синхровходе С должен обязательно действовать сигнал 1).

Пример комбинации входных и выходных сигналов счетчика К155ИЕ7 представлены на рис. 8.

Делитель частоты с переменным коэффициентом деления К155ИЕ8 (рис. 9а) содержит двоичный счетчик (с коэффициентом пересчета К=64) импульсов, поступающих на счетный вход с, логические схемы, выделяющие несовпадающие по времени импульсы (см. рис. 3 – каждый второй, каждый четвертый, каждый восьмой и т.д.), и схему собирания, которая подает на выход Z часть выделенных импульсов или все их в соответствии с шестиразрядным двоичным кодом, подаваемым на входы управления V1, V2, V4, V16, V32 (табл. 3).

В зависимости от этого кода число импульсов, поступающих на выход схемы синхронно с входными импульсами за время такта (такт составляет 64 периода входных импульсов), может быть равно 1, 2, ..., 63, т.е. средняя частота выходных импульсов может изменяться от 1/64 до 63/64 частоты входных импульсов (см. рис. 9в).

Р и с. 8. Обозначение и диаграмма напряжений реверсивного двоичного счетчика К155ИЕ7. Режимы работы: 1 – сброс, 2 – параллельная загрузка числа, 3 – режим суммирования, 4 – режим вычитания

Счетчик устанавливается в нулевое состояние (очищается) при поступлении на вход R единичного сигнала. При поступлении на входы V и Т единичного сигнала счетчик прекращает счет импульсов. Счетные импульсы, как видно из диаграммы сигналов (рис. 9в), активным имеют низкий (нулевой) уровень. На диаграмме сигналов приведены диаграммы выходного сигнала Z при поступлении логической “1” на вход V32 (код 100000=32), на вход V16 (код 010000=16), на вход V8 (код 001000=8), на вход V4 (код 000100=4).

Р

в

и с. 9. Обозначение, вариант включения и диаграммы напряжения делителя частоты с переменным коэффициентом деления К155ИЕ8

Таблица 3

V∑	V32	V16	V8	V4	V2	V1
32	1	0	0	0	0	0
16	0	1	0	0	0	0
8	0	0	1	0	0	0
4	0	0	0	1	0	0
40	1	0	0	1	0	0

В первом случае на выходе Z за время такта выделяется 32 равномерно распределенных импульсов, во втором – 16, в третьем – 8, в четвертом - 4. При поступлении логической “1” одновременно на входы V32 и V8 (код V_∑=101000=2⁵+2³=40) на выходе Z за время такта выделяется 40 неравномерно распределенных импульсов. В общем случае за время такта на выходе выделяется N импульсов:

, (1)

где V1, V2, V4, V8, V16, V32 равны 0 или 1 в зависимости от уровня сигнала на соответствующем входе V.

На выходе p при переполнении счетчика действует сигнал переноса нулевого уровня. На выходе Z действует сигнал, инверсный сигналу на выходе Y. При поступлении на вход c1 логической “1” поступление импульсов на выход Y прекращается.

Таким образом, средняя частота выходных импульсов схемы равна

, (2)

где – частота входных импульсов схемы.

К макету прилагается отдельный блок цифрового коммутатора, в котором имеется генератор прямоугольных импульсов с частотами 100 кГц, 50 кГц, 10 кГц, 5 кГц, 2,5 кГц, а также восьмиканальный коммутатор логических сигналов для осциллографа. Диаграммы сигналов на выходах генератора изображены на рис. 10.

Р и с. 10. Диаграммы сигналов на выходах генератора цифрового коммутатора

Для выполнения работы требуется также источник питания типа ВУЛ=2 (1 шт.) и осциллограф типа С1=68 (1 шт.).