- •2) Два взаимодополняющих направления развития микроконтроллеров:
- •4) Четыре отличительных признака современной элементной базы 8-ми разрядных микроконтроллеров:
- •7,8) Модульная организация микроконтроллера.Базовый функциональный блок микроконтроллера. Рис 1.
- •10) Пять функциональных групп изменяемого функционального блока микроконтроллера.
- •14) Оценка производительности микропроцессоров:
- •32) Принцип действия канала входного захвата таймера микроконтроллера.
- •33) Принцип действия канала выходного сравнения таймера микроконтроллера.
- •41) Модуль uart (универсальный асинхронный приемопередатчик).
- •42) Структура локальной сети микроконтроллеров.
- •43) Порядок обмена между ведущим и ведомым микроконтроллерами:
- •45) Режимы работы микроконтроллеров.
- •46) Три группы исполнения микроконтроллеров по напряжению питания.
- •47) Снижение напряжения питания микроконтроллеров.
- •49) Динамическое управление частотой тактирования микроконтроллера.
- •51) Действия микроконтроллера по выходу из состояния сброса.
- •53) Модуль сторожевого таймера микроконтроллера (сор или Watchdog).
- •54) Особенности работы модулей сторожевого таймера микроконтроллеров.
- •55) Классификация последовательных интерфейсов микроконтроллера.
- •56) Способ сопряжения микроконтроллера с внешними микросхемами.
- •57) Интерфейс локальной вычислительной сети. Can-интерфейс.
- •58) Связь в многоабонентской системе.
- •59) Связь в системе «Master»–«Slave».
- •60) Асинхронный и синхронный режим обмена информацией.
- •62) Синхронный последовательный интерфейс i2с.
- •64) Этапы проектирования микропроцессорной системы.
41) Модуль uart (универсальный асинхронный приемопередатчик).
Среди не очень большого множества различных типов встроенных контроллеров последовательного обмена, которые входят в состав тех или иных 8-разрядных МК, сложился стандарт "де-факто" — модуль UART (Universal Asynchronous Receiver and Transmitter). В переводе с английского UART — универсальный асинхронный приемопередатчик. Однако большинство модулей UART, кроме асинхронного режима обмена, способны также реализовать режим синхронной передачи данных. Поэтому более правильным с точки зрения терминологии было бы именовать эти модули USART (Universal Synchronous/Asynchronous Receiver and Transmitter) — универсальный синхронно-асинхронный приемопередатчик. Такой термин тоже существует, но вспоминают о нем редко.
Модули типа UART в асинхронном режиме работы позволяют реализовать протокол обмена для интерфейсов RS-232C, RS-422A, RS-485, в синхронном режиме — нестандартные синхронные протоколы обмена и в некоторых моделях — SPI.
Модуль типа UART в максимальной конфигурации обычно реализует два типа протокола обмена в асинхронном режиме (кадр длиною в 10 бит или в 11 бит) и два типа протокола в синхронном режиме (трехпроводный полнодуплексный обмен или двухпроводный полудуплексный обмен). Упрощенная структура модуля типа UART приведена на Рис. 1.28.
Модуль состоит из двух независимых подсистем: передатчика (Transmitter) и приемника (Receiver), поэтому возможен режим одновременной передачи и приема информации в последовательном коде. Основу каждой подсистемы составляет сдвиговый регистр и параллельный регистр буфера данных. Обращение к буферу данных приемника и передатчика осуществляется по одному и тому же адресу, но при выполнении операции записи данные будут помещены в буфер передатчика TDBUF, операции чтения — данные будут считаны из буфера приемника RDBUF.
42) Структура локальной сети микроконтроллеров.
На Рис. 1.30 приведена структура такой локальной сети. Один из МК в этой сети является ведущим, все остальные — ведомыми. В каждый момент времени обмен возможен между ведущим и одним из ведомых, обмен между двумя ведомыми не реализуется. Инициатором обмена всегда является только ведущий. Обмен производится пакетами, каждый из которых включает не менее трех 11 -битных кадров. Первый кадр определяет адрес ведомого МК, с которым будет производиться обмен. Бит D8 этого кадра должен быть равен 1. Следующие кадры используются для обмена данными с выбранным ведомым. Бит D8 этих кадров должен быть установлен в 0. Последний кадр пакета обмена должен содержать 11 нулевых битов. Так как подобная последовательность не может быть сформирована в результате записи в регистр буфера передатчика TDBUF нулевого слова (необходимо также обнулить столовый бит), то для ее воспроизведения предусмотрена специальная опция формирования сигнала "Break". В модулях SCI для ее реализации необходимо установить бит SBK (Send Break) в одном из регистров управления.