- •1. Определение элементов, узлов и устройств эвм.
- •2. Классификация элементов эвм.
- •3. Соглашение Положительной и Отрицательной Логики.
- •4. Требования к Системе Элементов.
- •5.Основные параметры элементов эвм.
- •6.Основные характеристики элементов эвм
- •7.Логические элементы эвм
- •8.Логические Элементы эвм с ок. Достоинства. Недостатки. Применение.
- •9.Логические Элементы эвм с тремя состояниями. Достоинства. Недостатки. Применение.
- •10.Приемопередатчики.
- •11.Базовые элементы кмоп. Двунаправленный ключ. Стоковая и передат. Хр-ки. Соглос. Кмоп и ттл.
- •12.Триггеры. Структурная схема. Классификация.
- •13.Асинхронные и синхронные rs триггеры.
- •14.Синхронные d-триггеры со статическим управлением записи. Синтез.
- •15. Асинхронные и синхронные jk-Триггеры. Синтез.
- •16. Синхронный rs Триггер с 2-х ступенчатым запоминанием информации.
- •17. Синхронные jk Триггеры с 2-х ступенчатым запоминанием информации.
- •18. Синхронные dv Триггеры с 2-х ступенчатым запоминанием информации.
- •20. Синхронный d-триггер с динамическим управлением записью.
- •21. Синхронный jk-триггер с динамическим управлением записью.
- •22. Регистры. Классификация. Основные параметры.
- •23.Регистры памяти (параллельные регистры на d и rs триггерах).
- •24.Регистры Сдвига на d-триггерах.
- •25. Синтез универсального регистра. Анализ функционирования.
- •26. Синтез реверсивного регистра сдвига с параллельной синхронной загрузкой.
- •27. Реверсивный регистр сдвига с асинхронной загрузкой и установкой в «0».
- •28. Счётчики. Классификация. Основные параметры. Оценка быстродействия.
- •29. Асинхронные двоичные счётчики. С параллельным переносом. Со сквозным переносом.
- •32.Реверсивные двоичные асинхронные счетчики. Синтез.
- •33. Асинхронные десятичный счетчики. Синтез.
- •34. Методика синтеза синхронных счетчиков. Суммирующий двоичный синхр счетчик.
- •36. Вычитающие двоичные синхронные счетчики.
- •37. Реверсивные двоичные синхронные счетчики.
- •38. Синхронный десятичный счётчик.Вычитающий десятичный счетик
- •40. Синхронный реверсивный десятичный счётчик. Синтез
- •47.Наращивание разрядности регистров и счетчиков.
17. Синхронные jk Триггеры с 2-х ступенчатым запоминанием информации.
Триггер – устройство с двумя устойчивыми состояниями выхода, содержащее запоминающую ячейку (ЗЯ) и схему управления (СУ), преобразующую поступающую информацию в комбинацию сигналов, действующих непосредственно на входы ЗЯ
Триггер имеет две ступени запоминания информации: главная и вспомогательная (Master and Slave)
П
ри
С=1 разрешается запись информации с
инфо. входов триггера в 1-ю ступень и
запрещает копирование с 1й ступени на
2ю. При C=0
наоборот, при этом первая ступень в
режиме хранения.
J
=K=0-режим
хр-ия
J=1,K=0-запись 1
J=0,K=1 – запись 0
J=K=1 – счетный режим
<----с инвертором
Функции,
которые может выполнять JK
– триггер:
Поэтому связи элементов 1 и 2 с элементами 5 и 6
называются запрещающими. Разрешение перезаписи инф-ии наступит после оконч. синхроимпульса (т.е при
C=0),когда элементы 1 и 2 будут выключены и запрещающие сигналы 0 на их выходах изменятся на разрешающие сгналы 1
^
^
^
^
^
^
^
^
^
^
^
^
^
^
и 6 ------------------далее смотри выше--------------------------------------------------^
Синхронный двухступенчатый триггер с разнополярным управлением:
1 ступень имеет упр. сигнала высокого уровня, а 2 ступень низкого уровня
асинхронные входы прямые
С
инхр.
JK
триггер с ДЗИ с ЗАПРЕЩАЮЩИМИ СВЯЗЯМИ
При C=0 ЛЭ 1,2 выкл – разрешается перепись из 1 ступени во вторую. При с = 1 –перепись запрещается.
О
БЫЧНЫЙ
ДВУСТУПЕНЧАТЫЙ ТРИГГЕР НА ЭЛ-АХ ИЛИ-НЕ
(2 самых нижних рисунка)
18. Синхронные dv Триггеры с 2-х ступенчатым запоминанием информации.
Триггер – устройство с двумя устойчивыми состояниями выхода, содержащее запоминающую ячейку (ЗЯ) и схему управления (СУ), преобразующую поступающую информацию в комбинацию сигналов, действующих непосредственно на входы ЗЯ
На рис. а приведена функциональней схема синхронного одноступенчатого DV-триггера, а на рис. 4.37, б —его УГО. При V = 1 DV-триггер работает как синхронный D-триггер. Когда на управляющем входе V = 0, триггер сохраняет предыдущее состояние Qn.
1
-я
ступень обязательно D-триггер;
2-я – D
или RS
триггер
Временная диаграмма D-триггера с ДЗИ
пунктиром – это то, что ДЛЯ DV триггера ^^^^^
^^^^^^^^^^^^^^^^^^^^^^^^^^^
При C=1 – запись в первую ступень. При C=0-перепись о вторую ступень. Информация на выходе появляется при отрицательном перепаде C
20. Синхронный d-триггер с динамическим управлением записью.
Чувствительность
к изменению состояния сохраняется в
течении
.
Время предустановки – время, в течение которого перед переключением, триггер должен быть предустановлен.
Может выполнять функции D триггера и T триггера.
-
работа в сч. режиме.
Вход Ra – преобладающий (по нему тр-ер переходит в «0»)
I – 1,3 – для записи 1; II-2,4- для записи 0;III-5,6-выходной(RS)
За счет чего осуществляется динамическое упр-ие?- при записи 0 : 2открывается =>4 запирается=>D не влияет. При записи 1: 1 включается=>2 закрывается и 3 закрывается =>D не влияет.
--------------------------------------------------------------------
на элементах 5 и 6- основного асинхронного RS-триггера. вспомогательного синхронного RS-триггера T1 на элементах I и 2, используемого для записи "I" в основной триггер, a также вспомогательного синхронного RS-триггера T2 на элементах 3 и 4 для записи "0" в основной триггер. В исходном состоянии при С = 0 элементы 2 и 3 выключены и сигналы "I" с их выходов поступает соответственно на входы элементов 5 и 6.
Если D = 0, то сигнал "I" с выхода элемента 4 включает элемент.
Сигнал "0" с выхода элемента I блокирует выключенный элемент 2 по второму входу. Если синхросигнал изменяет своё значение с "0" на "1", то элемент 3 включается и сигналом 0 с его выхода выключается элемент 6. Сигнал "I" с выхода элемента 6 вместе с сигналом "I" с выхода выключенного элемента 2 включает элемент 5. Таким образом, в основной триггер записывается "0". После окончания фронта сигнала С и переключения основного триггера любое изменение информационного сигнала D не вызывает изменения состояния основного триггера. Это происходит потому, что элемент 3 исключает по одному из входов элемента 4 и изменение сигнала D не передается на входы других элементов триггера.
Когда синхросигнал изменит свое значение на С = 0, элементы 2 и 3 выключаются и основной триггер переходит в режим хранения.
Если D
= I,
то в исходном состоянии (при С = 0) элемент
4 включен, в сигнал "0" с его выхода
выключает элемент I
и элемент 3 по одному из входов. Таким
образом, элемент 3 выключен по двум
входам, а элемент 2 - только по одному
входу С . Поэтому, если синхросигнал
изменяет свое значение с "0" на "1",
элемент 2 включается и в основной
триггер записывается "I",
т.е.
.
Сигнал "0" с выхода элемента 2
выключает элемент 3 по одному из входов.
После этого при С = I
любые изменения информационного сигнала
на входе D
не вызывают изменения состояния основного
триггера. После окончания перехода
синхросигнала из "О" в "I"
триггер переходит в режим хранения.
3,6,5 элементы 2,5,6элементы
