- •1) Логические элементы. Таблицы соответствия, переключательные функции.
- •2) Кнф и днф переход от одной формы к другой
- •4) Карты Карно
- •5) Rs триггер на элементах и-не
- •6) Rs триггер на элементах или-не
- •7) Синхронный двухтактный rs – триггер
- •11) Регистры последовательный и параллельный
- •12) Трехразрядный последовательный регистр
- •13) Универсальный регистр
- •14) Суммирующий счетчик с последовательным переносом
- •15)Вычитающий счетчик с последовательным переносом
- •16) Трехразрядный реверсивный счетчик на 2-х тактном т-триггере
- •17) Счетчик со сквозным переносом
- •18) Кольцевой счетчик
- •19) Дешифраторы
- •20) Прямоугольный дешифратор.
- •21) Каскадный дешифратор.
- •22) Шифраторы
- •23) Сумматоры
- •24) Полусумматор
- •25) Мультиплесоры
- •26) Демультиплексоры
- •27) Зу эвм. Иерархическая структура памяти эвм
- •28) Зу с непосредственной адресацией
- •29) Сверхоперативное зу с непосредственной адресацией
- •30) Ассоциативное зу
- •31) Созу с ассоциативной адресацией
- •32) Комбинационное алу магистрального типа
- •33) Накапливающее алу
- •34)16-Разрядное универсальное алу
- •35) Алу для сложения чисел с фиксированной запятой
- •36) Алу для умножения чисел с фиксированной запятой.
- •37)Четыре способа умножения чисел с фиксированной запятой в алу
- •38) Центральное устройство управления процессором
- •39) Основные характеристики системы прерывания и диаграмма прерываний
- •40) Блок прерываний процессора
- •41) Блок синхронизации процессора.
22) Шифраторы
Шифратор (кодер) преобразует единичный сигнал на одном из входов в n-разрядный двоичный код. Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления. Предположим, на пульте десять клавиш с гравировкой от 0 до 9. При нажатии любой из них на вход шифратора подается единичный сигнал (Х0, ..., Х9). На выходе шифратора должен появиться двоичный код (Y0, ..., Y9) этого десятичного числа. Как видно из таблицы истинности (таблица В), в этом случае нужен преобразователь с десятью входами и четырьмя выходами.
23) Сумматоры
!!!Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Существуют два типа сумматоров: комбинационные (не содержат элементов в памяти) и накапливающие (содержат элементы памяти). Комбинационные делятся на параллельные и последовательные. В последовательных сумматорах цифра переноса формируется последовательно от разряда к разряду. В параллельных цифра переноса одновременно подаются на все разряды.
24) Полусумматор
!!!Полусумматор - это устройство, которое содержит 2 входа и 2 выхода.
Ai и Bi –входы для передачи цифр, которые обрабатываются в полусумматоре.
Выход Si-это выход, на котором формируется цифра и результат операции данного конкретного разряда.
Pi+1 – выход, на котором формируется цифра переноса в старший разряд.
25) Мультиплесоры
!!!Мультиплексор - комбинационное цифровое устройство, которое обеспечивает передачу на единственный выход F одного из нескольких входных сигналов Dj в соответствии с поступающим адресным кодом Ai. При наличии n адресных входов можно реализовать M=2n комбинаций адресных сигналов, каждая из которых обеспечивает выбор одного из M входов. Чаще всего используются мультиплексоры «из 4 в 1» (n=2, M=4), «из 8 в 1» (n=3, M=8), «из 16 в 1» (n=4, M=16). Правило работы мультиплексора «из 4 в 1» можно задать таблицей истинности:
Входы |
Выход |
|
A1 |
A0 |
F |
0 |
0 |
D0 |
0 |
1 |
D1 |
1 |
0 |
D2 |
1 |
1 |
D3 |
26) Демультиплексоры
!!!Демультиплексор выполняет функцию, обратную мультиплексору, т.е. в соответствии с принятой адресацией Ai направляет информацию с единственного входа D на один из M выходов Fj. При этом на остальных выходах будут логические нули (единицы). Принцип работы демультиплексора «из 1 в 4» иллюстрируется таблицей истинности:
27) Зу эвм. Иерархическая структура памяти эвм
!!!ЗУ характеризуются двумя параметрами: емкость запоминающего устройства, и быстродействие.
!!!Емкость – максимальное количество информации которое одновременно может находиться в ЗУ
!!!Быстродействие – характеризуется временем обращения, которое представляет собой сумму времени поиска той ячейки в которой непосредственно хранится информация, и времени чтения (записи) информации.
ЗУ характеризуется типом обращения или типом доступа.
!!!Бывают устройства с непосредственным доступом. В таких устройствах время доступа не зависит от положения запоминающей ячейки в запоминающем масштабе.
!!!Устройство с циклическим доступом. В таких устройствах определенные ячейки памяти доступны через равные промежутки времени.
!!!Устройства с последовательным доступом. В таких устройствах искомая информация становится доступной после прохождения всех предыдущих участков.
ЗУ классифицируются по типу поиска информации.
Существуют устройства с непосредственной адресацией, устройства с ассоциативной адресацией, стеновые ЗУ
Иерархическая структура ЗУ ЭВМ
Р
ПП
– регистровая память процессора
СОЗУ – сверх ОЗУ
НЖМД – накопитель на жестких магнитных дисках
НГМД – накопитель на гибких магнитных дисках
НМА – магнитные ленты
