5.Разработка и описание структурной схемы мпс

В состав микро ЭВМ в общем случае могут входить:

- микропроцессор,

- генератор тактовых импульсов (ГТИ),

- запоминающее устройство программы (обычно это ПЗУ),

- запоминающее устройство данных (ПЗУ или ОЗУ),

- интерфейсы ввода/вывода (ИУВВ),

- периферийные устройства.

Кроме того может ещё подключаться внешняя память.

Микро ЭВМ содержит:

- Микропроцессор

- ГТИ

- ПЗУ

- ОЗУ

- 2 ИУВВ

Частота ГТИ задается кварцевым резонатором (КВ).

Управление обращением к памяти или УВВ делается с помощью управляющего слова машинного цикла (текущего). Это слово принимает шина данных по сигналу ПРУС (прием управляющего слова) = синхр&x₁ и запоминается в МБР4.

Обращение к памяти:

На Шину адреса подается код, который:

- указывает адрес ячейки ПЗУ/ОЗУ

- разрешает работу ПЗУ подачей соответствующих потенциалов на вход Выбора Модуля

Режим чтения:

Выбранное слово поступает в МБР1, который постоянно открыт по входу Д; оттуда он поступает на шину данных со входа Q? И далее на микропроцессор.

Для этого:

Микропроцессор выдает сигнал «ЧТ=1» и если текущий машинный цикл выдает «MEMR=1», то на входе МБР1 поступает ВМ1=0 и ВМ2=1.

Если сигнал «ЧТ» подается на МБР3, но INP=0, то этот RG оказывается закрытым.

Режим записи в ОЗУ или вывод информации через МБР2:

Микропроцессор вырабатывает «ЗП»=0, поступающий и на ОЗУ и на МБР2. Выбирается только одно из них, в зависимости от OUT:

Если OUT=0, то ОЗУ

Если OUT=1, то МБР2

В данной микропроцессорной системе (схема представлена на чертеже) используются:

1. Схема начальной установки.

2. ГТИ (генератор тактовых импульсов).

3. Микропроцессор КР580ИК80А.

4. Шинные формирователи.

5. МБР - Многорежимный восьмиразрядный буферный регистр, который имеет следующие входы:

   1. ВМ1 и ВМ2 – входы выбора модуля,

   2. ВР – вход выбора режима (приём данных; выдача данных; работа триггера прерываний, который вырабатывает сигнал прерывания для микропроцессора).

6. Д (Д0 – Д7) – входная восьмиразрядная шина данных.

7. Q (Q0-Q7) – выходная восьмиразрядная шина данных.

8. ПЗУ (постоянное запоминающее устройство).

9. ИУВВ (интерфейсы ввода/вывода): они реализованы на МБР2 и МБР3.

10. Программируемый интерфейс КР580ВВ55.

11. Табло

6.Разработка и описание функциональной схемы мпс

Схема начальной установки и ГТИ.

Тактовые импульсы от ГТИ начинают поступать на микропроцессор сразу же после включения источника питания, но запуск микропроцессора должен делаться только по сигналу начальной установки, который подаётся на специальный вход микропроцессора.

По этому сигналу в программный счётчик команд записывается определённый адрес (чаще всего нулевой), с которого микропроцессор начинает выборку команд программы. В некоторых микропроцессорах по сигналу начальной установки сбрасываются в «0» некоторые внутренние регистры.

ГТИ стабилизируется кварцем и реализуется обычно в виде самостоятельной компоненты микропроцессорного комплекта или же в кристалле микропроцессора. Простейший способ формирования сигнала начальной установки – использование генератора одиночных импульсов (асинхронный RS триггер).

Микропроцессор. (КР580ИК80А).

Обозначения на схеме:

Д0 – Д7 – двунаправленная системная шина данных.

А0 – А15 – системная шина адреса.

А – восьмиразрядный аккумулятор.

БР1, БР2, W, Z – восьмиразрядные буферные регистры.

РК – регистр команд.

ДШК – дешифратор команд.

УС – указатель стека (сам стек находится в оперативной памяти).

СК – счётчик команд.

СИА – схема изменения адреса (указатель стека, СК на + 1)

СВР – схема выбора регистра.

РОН: 1) 6 восьмиразрядных регистров общего назначения: B, C, D, E, H, L , которые в зависимости от команды могут использоваться или как самостоятельные регистры, или как регистровые пары: BC, DE, HL. Регистровая пара HL используется для записи адреса ячейки оперативной памяти.

2) Регистры W и Z программно недоступны и используются для приёма двух и трёх байтных команд или для хранения промежуточных результатов.

СДК – обеспечивает работу микропроцессора в десятичной арифметике (в коде 8421). Эта схема по специальной команде может переводить двоичный результат с плавающей запятой в код 8421 (в десятичную систему счисления).

БА – 16 разрядный буфер адреса . Позволяет адресовать к внешней памяти.

БД – восьмиразрядный буфер данных. Служит для обмена микропроцессора с устройствами ввода/вывода через восьмиразрядную системную шину данных.

БА и БД имеют три устойчивых состояния (высокий уровень, низкий уровень и состояние с высоким выходным сопротивлением). Это позволяет отключать микропроцессор от системных шин в режиме прямого доступа к памяти со стороны внешних устройств.

АЛУ – выполняет операции с двоичными операндами и результат поступает или на внутреннюю шину данных или в аккумулятор.

РП – регистр признаков. Результат полученный в АЛУ после выполнения арифметической операции вырабатывает следующие признаки:

S – признак знака (S=1, если старший разряд =1),

Z – признак нуля (Z=1, если результат =0),

С – признак переноса (С=1, если возникает перенос),

Р – признак чётности (Р=1, если результат имеет чётное число единиц),

АС – признак дополнительного переноса (АС=1, если возникает промежуточный перенос.

СУМЦ – схема управления машинным циклом. Такая схема реализуется на ПЛМ – программируемых логических матрицах. ПЛМ – матрица вентилей (логических элементов), которые можно аппаратно запрограммировать создав различную их комбинацию, реализующую функции логических «и» и «или». Схемы «и» («и-не») реализуются обычно на диодах. Схема «или» реализуется на транзисторах.

МПК КР580 очень чувствителен к соотношению временных интервалов.

Все команды в зависимости от типа выполняются за 1-5 машинных циклов, а каждый машинный цикл за 3-5 тактов.

ТАКТ1: Содержимое СК поступает на шину адреса и при этом выдаётся сигнал «синхр» и на внутреннюю шину данных выставляется восьмиразрядное управляющее слово, которое начинает машинный цикл. Это слово содержит восемь признаков, которые характеризуют те действия, которые будут выполняться в данном машинном цикле.

ТАКТ2: Анализируются признаки и сигналы на входе и определяется, в каком режиме находится сам микропроцессор.

ТАКТ3: Микропроцессор принимает (выдаёт) с шины данных информацию. Если выдаёт, то информация передаётся в память или на устройиство вывода.

В первом машинном цикле в ТАКТе3 на РК принимается первый байт команды, по которому ДШК, СУМЦ и устройство управления генерируют необходимые управляющие сигналы y_i .

ТАКТ4, ТАКТ5: В микропроцессоре делаются внутренние пересылки и преобразования. Эти такты могут и отсутствовать, в зависимости от выполняемой команды.

ТАКТ1-3 – это адресация, ТАКТ4-5 – непосредственно команда.

В конце последнего машинного цикла каждой команды анализируется наличие запроса на прерывание на входе микропроцессора. Если такой запрос есть, и прерывание разрешено, то микропроцессор выполняет специальный машинный цикл, в котором содержимое СК не меняется, а формируется признак обработки прерывания и контроллер прерывания посылает в микропроцессор команду, содержащую адрес прерывающей программы.