Дополнение а Справочные материалы по элементам
155ИЕ1
Делитель частоты на 10 (7 – общ., 14 – +5 В). Переключения счетчика-делителя происходят в моменты формирования положительных фронтов тактовых импульсов, которые могут поступать либо поочередно на входы С1, С2, либо только на один из них. На неиспользуемом входе С фиксируют уровень логической «1». В режиме счета необходимо выдерживать условие R1&R2=0, т.е. на одном из входов R должен присутствовать логический «0». Условие асинхронного обнуления: R1=R2=1.
Рис. 1.
133-, 155-, 555-, 1533ИЕ2
Четырехразрядный асинхронный счетчик (10 – общ., 5 – +5 В). В схему счетчика входят четыре триггера, первый из которых работает как делитель на два, а три последующих образуют делитель на пять. Выход первого триггера – Q0, его вход С1. Для организации счетчика-делителя на десять выход Q0 подключают к счетному входу делителя на пять С2. Переключения в ИС происходят по отрицательным фронтам тактовых импульсов. В счетчике предусмотрена возможность предварительной асинхронной записи кода 1001. Для этого используют входы S. Загрузка происходит при S1= S2=1. Логические уровни на других входах в это время могут быть любыми. Для обнуления счетчика служат входы R. Асинхронное обнуления наступает при R1=R2=1. В режиме счета должны выполняться условия R1&R2=0, S1&S2=0.
Рис. 2.
133-, 155ИЕ4
Четырехразрядный асинхронный счетчик (10 – общ., 5 – +5 В). ИС, подобно ИЕ2, состоит из двух делителей: первый из них является делителем на два и содержит один триггер, второй - делитель на шесть и содержит три триггера. Входом первого делителя служит счетный вход С1, его выходом – Q0, у второго делителя – соответственно С2 и Q1-Q3. При соединении выхода первого делителя Q0 со входом второго С2 имеем делитель на двенадцать. Правило счета синтезированного таким образом счетчика показано в таблице состояний. Смена состояний происходит по отрицательным фронтам тактовых импульсом. Асинхронное обнуление наступает при R1=R2=1. В режиме счета должно выполняться условие R1&R2=0.
Рис. 3.
Таблица состояний ИЕ4
Таблица 1.
Номер такта |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
|
1 |
0 |
1 |
Номер такта |
Q3 |
Q2 |
Q1 |
Q0 |
6 |
1 |
0 |
0 |
0 |
7 |
1 |
0 |
0 |
1 |
8 |
1 |
0 |
1 |
0 |
9 |
1 |
0 |
1 |
1 |
10 |
1 |
1 |
0 |
0 |
11 |
1 |
1 |
0 |
1 |
133-, 155-, 533-, 555-, 1533ИЕ5
Четырехразрядный асинхронный счетчик (10 – общ., 5 – +5 В). ИС содержит два независимых делителя: на два и на восемь. Для образования делителя на шестнадцать выход Q0 соединяют со входом С2. Управляющие сигналы в данной ИС задаются, так же как и в случае ИЕ4. Однако в отличие от ИЕ; счет ведется в натуральном двоичном коде.
Рис. 4.
133-, 155-, 533-, 555-, 1533ИЕ6
Двоично-десятичный синхронный реверсивный счетчик (8 – общ., 16 – +5 В). Счетчик имеет три основных режима: параллельная асинхронная загрузка двоично-десятичного кода по входу DI, режим суммирования и режим вычитания. В двух последних режимах счетные импульсы подают на различные входы: при суммировании на вход CU, при вычитании на вход CD (см. временную диаграмму). Выходы переноса в указанных режимах также разные: PU при суммировании и PD при вычитании.
Рис. 5.
Функциональные возможности счетчика демонстрирует временная диаграмма, где показаны пример предварительной записи двоично-десятичного кода числа «7», перевод и работа счетчика в различных режимах счета и асинхронное обнуление. Пример каскадирования ИС показан ниже.
Временная диаграмма работы счетчика ИЕ6 (цифры, проставленные напротив счетных импульсов CU, CD, являются десятичными эквивалентами состояний счетчика).
Рис. 6.
133-, 155-, 533-, 555-, 1533ИЕ7
Четырехразрядный синхронный реверсивный счетчик (8 – общ., 16 – +5 В). ИС отличается от ИЕ6 лишь коэффициентом пересчета, равным в данном случае шестнадцати. Соответственно на временной диаграмме импульс переполнения PU появляется между состояниями счетчика, отвечающими числам «15» и «0». Аналогично импульс PD формируется в паузе между «0» и «15».
Рис. 7.
133-, 155ИЕ8
Управляемый делитель частоты (8 – общ., 16 – +5 В). Делитель построен на основе шестиразрядного синхронного счетчика и позволяет делить входную частоту (вход С) с максимальным коэффициентом деления Кд=64. В общем случае коэффициент деления определяется выражением Кд = 64/(25Е5+24Е4+23Е3+22Е2+2Е1+Е0),
где Е = (Е5, Е4, Е3, Е2, Е1, Е0) – управляющий двоичный позиционный код, в котором только один из разрядов может принимать значение «1». В противном случае, т.е. если одновременно несколько разрядов примут значения равные «1», ИС функционирует не как делитель частоты, а как делитель числа импульсов – на выходе ИС имеем непериодическую последовательность импульсов.
Рис. 8.
Допустимые комбинации Е, а также зависимость Кд от Е затабулированы и представлены ниже.