- •Вычислительные машины, системы и сети
- •Тема 1. Введение в предмет
- •Умножение чисел в дополнительных кодах
- •Операция умножения над обратными кодами сомножителей
- •Выполнение операции сложения над числами с плавающей запятой
- •6. Стадии выполнения команды и способы адресации
- •Тема 2. Оcновные архитектурные понятия Лекция 4. Определение понятия "архитектура"
- •Архитектура системы команд. Классификация процессоров (cisc и risc)
- •Лекция 5. Методы адресации и типы данных Методы адресации
- •Типы команд
- •Команды управления потоком команд
- •Типы и размеры операндов
- •Тема 3. Функциональная структура и организация процессора
- •Структура конвейера процессора р6
- •Процессор Pentium Pro
- •Характеристики процессоров р6
- •Характеристики процессоров amd
- •Форматы чисел блоков sse
- •Лекция 12: Сравнительный анализ процессоров с различной архитектурой Особенности процессоров с архитектурой sparc компании Sun Microsystems
- •Процессоры pa-risc компании Hewlett-Packard
- •Процессор mc88110 компании Motorola
- •Особенности архитектуры Alpha компании dec
- •Особенности архитектуры power компании ibm и PowerPc компаний Motorola, Apple и ibm
- •Архитектура power
- •Эволюция архитектуры power в направлении архитектуры PowerPc
- •Тема 4. Структурные модели современных системных плат
- •Тема 5. Организация памяти в эвм
- •2. Постоянные и полупостоянные запоминающие устройства
- •3. Оперативные запоминающие устройства
- •4. Характеристики обмена и типы оперативной памяти
- •7. Сегментация памяти
- •8. Страничная организация памяти
- •Тема 6. Организация ввода-вывода
- •Системные и локальные шины
- •Устройства ввода/вывода Основные типы устройств ввода/вывода
- •2.1. Шины микропроцессорной системы
- •2.2. Циклы обмена информацией
- •2.3. Прохождение сигналов по магистрали
- •Тема 2. Оценка производительности вычислительных систем
- •Тема 5. Многопроцессорные системы Лекция 18: Классификация систем параллельной обработки данных
- •Многопроцессорные системы с общей памятью
- •Многопроцессорные системы с локальной памятью и многомашинные системы
- •Тема 9. Организация микроконтроллеров
- •4.1. Классификация и структура микроконтроллеров
- •4.2. Процессорное ядро микроконтроллера
- •Тема 10. Однокристальные микроконтроллеры серии pic
- •5.1. Основные особенности микроконтроллеров серии pic
- •5.2. Микроконтроллеры подгруппы pic16f8x
- •Тема 11. Проектирование устройств на микроконтроллерах
- •6.1. Разработка микропроцессорной системы на основе микроконтроллера
- •Тема 12. Системы высокой готовности и отказоустойчивые системы
- •Подсистемы внешней памяти высокой готовности
- •Требования, предъявляемые к системам высокой готовности
- •Конфигурации систем высокой готовности
- •Требования к системному программному обеспечению
- •Требования высокой готовности к прикладному программному обеспечению
- •Требования к сетевой организации и к коммуникациям
- •Базовая модель vax/vms кластеров
- •Критерии оценки кластеров Gartner Group
- •Кластеры Alpha/osf компании dec
- •Unix-кластеры компании ibm
- •Кластеры at&t gis
- •Кластеры Sequent Computer Systems
- •Системы высокой готовности Hewlett-Packard
- •Кластерные решения Sun Microsystems
- •Отказоустойчивые решения Data General
- •Список сокращений
Тема 5. Организация памяти в эвм
Лекция 12: Классификация и параметры запоминающих устройств
Запоминающие устройства (ЗУ) предназначены для записи, хранения и выдачи информации в ЭВМ. Они позволяют сохранять (фиксировать) данные, промежуточные вычисления, константы, коды команд. Фиксация предполагает запись информации в ЗУ, после чего она там хранится, а при необходимости по запросам извлекается или считывается, т.е. осуществляется чтение ЗУ. Сохраняемая в ЗУ информация кодируется в 2 СС одинарными, двойными, счетверенными словами или байтами. Каждый байт содержит 8 бит. Бит – наименьшая емкость двоичной памяти, способной хранить только «0» или «1». В слове можно разместить 2 байта, двойное слово содержит 4 байта, счетверенное – 8 байт. Все ЗУ разбивается на отдельные ячейки. Каждая ячейка имеет возможность (доступ) осуществлять запись, хранение и считывание информации величиной, равной ее разрядности, за одно обращение.
По способам поиска информации различают адресные и ассоциативные ЗУ. В адресных ЗУ каждая ячейка имеет свой номер – адрес, по которому осуществляется обращение к ней. В ассоциативных ЗУ поиск ячейки ведется по некоторым закодированным признакам – запросам, т.е. «по содержанию». Таким признаком может быть, например, содержание части разрядов любой ячейки, передаваемой в ЗУ как ключ для обнаружения тех ячеек, где он имеется [12]. Адресные ЗУ для поиска одной искомой ячейки используют дешифраторы. Ассоциативные осуществляют поиск по всему массиву ЗУ схемами сравнения.
По способу доступа к отдельным ячейкам ЗУ различают:
- с последовательным доступом, при котором информация как записывается, так и считывается последовательно (ЗУ на магнитных лентах, перфолентах, линиях задержки, CD-ROM);
- с циклическим доступом, при котором место чтения или записи периодически повторяется (НГМД, НЖМД, магнитные барабаны);
- с произвольным (прямым) доступом, при котором чтение и запись могут осуществляться в любой момент времени в любую ячейку (ПЗУ, ППЗУ, ОЗУ и кэш).
По способу хранения и возможности записи информации различают:
- ПЗУ – постоянные ЗУ с неизменяющейся в процессе всей эксплуатации информацией;
- ППЗУ – полупостоянные ЗУ с возможностью многократного перепрограммирования содержания ячеек;
- ОЗУ – оперативные ЗУ с обменом в режиме записи / считывания по запросу системной шины;
- СОЗУ – сверхоперативные ЗУ – регистровая память на триггерах с высоким быстродействием.
По типу используемых элементов памяти ЗУ классифицируются на полупроводниковые, магнитные и оптические.
По внутренней организации ЗУ бывают:
- 2D – в 2 измерениях, когда массив памяти имеет N ячеек и адресных шин. Каждая ячейка возбуждается одной своей адресной шиной, а каждый разряд подключен к своей информационной шине;
- 3D – «куб памяти» – память в трех измерениях, в которой имеется по оси Х и Y адресные шины и два дешифратора DCX и DCY, каждый разряд представляет собой однобитный массив памяти, подключенный к своей информационной шине;
- 2.5 D – по структуре эта память является промежуточной между 2D и 3D, имеет один DCX, а число DCY равно числу разрядов. Каждый разряд размещается в своем массиве, подключенном к одной информационной шине.
Основными параметрами ЗУ является емкость, быстродействие и стоимость. Емкость ЗУ выражается в битах, байтах, килобайтах (Кб), мегабайтах (Мб), гигабайтах (Гб) и терабайтах (Тб). Быстродействие ЗУ определяется временем считывания данных в цикле чтения tЦЧ и временем передачи в цикле записи tЦЗ. В общем виде tЦЧ, tЦЗ можно вычислить по формулам:
tЦЗ = tП + tС + tЗ;
tЦЧ = tП + tЧ + tР,
где tП – время, затрачиваемое в ЗУ на поиск ячейки;
tС – время стирания предыдущей информации, если она может исказить записываемую;
tЗ – время записи данных в ячейку;
tЧ – время извлечения информации на ШД;
tР – время регенерации данных (подзарядка конденсаторов в DRAM).
Промежуток времени от начала обращения к ЗУ до момента появления нужной информации на ШД называется временем выборки и определяется по формуле:
tВ = tП + tЧ.
Быстродействие ЗУ измеряется в наносекундах (1нс = 10-9 с), микросекундах (1мкс = 10-6 с) или миллисекундах (1мс = 10-3 с). Стоимость ЗУ (С) чаще всего оценивается приведенной стоимостью (СП), которая определяется из выражения:
Сп = С / V (руб/бит).
Величина приведенной стоимости используется для выбора наиболее дешевой памяти, для комплектации или проектирования ЭВМ. Для новых ЗУ характерно постоянное увеличение быстродействия, емкости V и уменьшение СП.