- •0.1. Понятие организации эвм.
- •Функция, структура и организация систем.
- •Основные факторы, влияющие на принципы построения эвм.
- •0.2. Содержание курса.
- •1. Представление информации в эвм.
- •1.1. Системы счисления.
- •1.1.1. Позиционные системы счисления.
- •Пример 1.2.
- •1.2. Преобразование из одной системы счисления в другую.
- •1.2.1. Преобразование целых чисел. Метод деления.
- •Пример 1.1.
- •1.1.2. Двоично-кодированные системы счисления.
- •Пример 1.7.
- •Метод деления.
- •Пример 1.8.
- •Пример 1.9.
- •1.3. Представление информации в эвм.
- •1.3.1. Двоичные числа.
- •1.3.2. Кодирование десятичных чисел и алфавитно-цифровой информации.
- •Пример 1.10.
- •Пример 1.11.
- •1.3.3. Логические значения.
- •1.4. Машинные коды.
- •1.4.1. Прямой код.
- •Пример 1.12.
- •1.4.2. Дополнительный код.
- •Пример 1.13.
- •1.4.3. Обратный код числа.
- •Пример 1.14.
- •1.4.4. Выполнение арифметических действий с кодами.
- •Пример 1.15.
- •1.4.5. Признаки переполнения разрядной сетки.
- •Пример 1.16.
- •Пример 1.17.
- •2. Синтез комбинационных устройств.
- •2.1 Логические переменные и функции.
- •Физическая природа.
- •Пример 2.1.
- •2.2 Элементарные функции.
- •2.2.1 Функции одной переменной.
- •Элемент повторения.
- •Элемент «не».
- •2.2.2 Функции двух переменных.
- •2.3 Функции многих переменных.
- •Примеры (2.2.) базисов:
- •Основные законы Булевского базиса:
- •Действия с константами «0» и «1»:
- •Правило введения и исключения лишних связок:
- •2.4. Задание функции комбинационных логических схем.
- •Пример 2.5.
- •Пример 2.6.
- •2.6. Минимизация нормальных форм булевых функций.
- •2.7 Минимизация с помощью диаграмм Карно.
- •2.8 Топологическая интерпретация правил минимизации.
- •Правила минимизации:
- •2) Коэффициент объединения по входу.
- •3) Быстродействие.
- •Пример 2.10.
- •2.9.1 Порядок синтеза комбинационных схем.
- •2.9.2 Элементы «и», «или», «не».
- •2.9.3 Элементы «и-не», «или-не».
- •Пример 2.14.
- •2.10. Цифровые устройства на программируемых бис с матричной структурой.
- •2.10.1. Матричная реализация булевых функций.
- •2.10.2. Программируемые логические матрицы (плм).
- •2.10.3. Другие структуры матричных бис.
- •Постоянные запоминающие устройства (пзу).
- •Пример 2.15.
- •Программируемая матрица вентилей (пмв).
- •Программируемые матрицы логики (пмл).
- •3. Построение цифровых устройств автоматного типа.
- •3.1. Понятие автомата.
- •3.2. Синтез абстрактных автоматов.
- •3.2.1. Определение абстрактного автомата.
- •3.2.2. Методы задания автоматов.
- •Задание автомата в виде графа переходов и выходов.
- •Пример 3.1.
- •Задание автомата в виде таблиц переходов и выходов.
- •Задание автомата в виде матриц переходов и выходов.
- •Табличная форма представления матриц переходов и выходов.
- •3.2.3. Минимизация числа внутренних состояний абстрактных автоматов.
- •3.3. Структурный синтез конечных автоматов.
- •3.3.1 Этапы структурного синтеза автоматов.
- •3.3.2. Кодирование символов алфавитов абстрактных автоматов.
- •С труктурная схема автомата.
- •Проблемы возникающие при кодировании.
- •Пример 3.2.
- •3.3.3. Получение кодированной таблицы переходов и выходов.
- •Пример 3.3.:
- •3.3.4. Определение функций внешних переходов.
- •3.3.5 Элементарные автоматы и их свойства.
- •3.3.6 Определение функций возбуждения элементарных автоматов.
- •Литература:
2) Коэффициент объединения по входу.
К
оэффициентом
объединения по входу называют количество
выходов элементов, соединённых с входами
данного элемента. Таким образом, он
совпадает с числом входов данного
элемента, как показано на рис. 2.20.
Число входов элементов ограничено. Например, для микросхем ТТЛ- серий число входов:
- на элементе «И» не больше четырех;
- на элементе «ИЛИ» не больше двух;
- на элементе «И-НЕ» от двух до восьми;
- на элементе «ИЛИ-НЕ» от двух до пяти.
Вследствие ограничения на число входов, логических элементов различных серий не все дизъюнктивные нормальные формы (ДНФ) и конъюнктивные нормальные формы (КНФ) могут быть реализованы на существующей элементной базе без преобразований. Преобразования сводятся к получению скобочных форм путем применения ассоциативных и дистрибутивных законов. Например, нижеприведенные преобразования ДНФ и КНФ функций позволяют реализовать их на двухвходовых элементах.
_ _ _
a b c + d b + d c = a ( b c ) + d ( b + c );
_ _ _ _
a b c + d b + e c = a ( b c ) + ( d b + e c ).
3) Быстродействие.
Реальные элементы обладают конечным быстродействием, которое определяется распространением сигнала через этот элемент. Быстродействие схемы определяется временем распространения сигнала по самой длинной цепочке элементов схемы и равняется сумме задержек. Из-за задержек в элементах при одновременном изменении переменных на входе комбинационной схемы, изменение сигналов на выходах отдельных элементов происходит не одновременно. Это может привести к появлению кратковременных ложных значений выходных сигналов в комбинационной схеме.
Пример 2.10.
_
F(a,b,c) = a b + a c; Временные диаграммы:
Реализация данной функции: b, c
t
a
&
τ31
α1 t
b
1
f τ31
t
t
_
τ31
a
&
τ32
t
α2
f
c
t
ложное значение
где τ31 и τ32 время задержки на первом и втором элементе, причём τ31 < τ32 . При переходе от набора <a,b,c>=<1,1,1> к набору <0,1,1> из-за разных задержек в элементах, на выходе возникает ложное значение f(a,b,c)=0 вместо f=1.
Неодновременные изменения выходных сигналов логических элементов при одновременном изменении сигналов на их входах называется состязаниями логических элементов. Состязания называются критическими, если они приводят к появлению ложных значений выходных сигналов, и не критическими – в противном случае. Для борьбы с состязаниями, необходимо в диаграммах Карно склеивать все соседние единицы. Например, если для выше приведённых функций добавить конъюнкцию bc , выполнив операцию склеивания всех соседних единиц (смотри диаграмму Карно функции на рис. 2.21.), то ложный сигнал f=0 на выходе исчезнет. Таким образом, реализация F= a b + c + b c; позволяет устранить критические состязания, происходящие из-за изменения переменной а.
F b
-
1
1
a(
1
1
с
Рис. 2.21.
