- •Завдання для проведення фахових випробувань вступників на навчання для здобуття окр «Спеціаліст» та «Магістр» Спеціальність – Комп’ютерні системи та мережі Рівень а
- •10. Формули в логіці предикатів першого порядку будуються з наступних компонентів:
- •68. В одноадресній еом з регістром-акумулятором виконується команда завантаження
- •69. В одноадресній еом з регістром-акумулятором виконується команда завантаження
- •70. В одноадресній еом з регістром-акумулятором виконується команда завантаження
- •Рівень в
- •Рівень с
- •Рівень d
- •39. Вкажіть вірний порядок ініціалізації усапп для роботи в режимі синхронної передачі:
- •40. Вкажіть вірний порядок дій при виконанні команди ret:
39. Вкажіть вірний порядок ініціалізації усапп для роботи в режимі синхронної передачі:
а) завантаження синхросимвола 2
б) завантаження синхросимвола 1
в) завантаження слова управління
г) завантаження слова настроювання
40. Вкажіть вірний порядок дій при виконанні команди ret:
а) читання старшого байту за адресою SP зі стека та запис у регістр тимчасового утримання
б) перенесення з регістрів тимчасового утримання у лічильник адреси (PC)
в) інкремент SP
г) читання молодшого байту за адресою SP зі стека та запис у регістр тимчасового утримання
Рівень d
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ3 – паралельний асинхронний, ПВВ2 – послідовний з асинхронною передачею.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ2 – паралельний асинхронний, ПВВ3 – послідовний з асинхронною передачею.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ2 – паралельний асинхронний напівдуплексний, ПВВ3 – паралельний асинхронний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – паралельний синхронний, ПВВ2 та ПВВ3 – паралельний асинхронний напівдуплексний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ2 – послідовний з синхронною передачею, ПВВ2 – паралельний синхронний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ2 – послідовний з асинхронною передачею, ПВВ3 – паралельний асинхронний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – паралельний синхронний, ПВВ2 – послідовний з синхронною передачею, ПВВ3 – послідовний з асинхронною передачею.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – послідовний з синхронною передачею, ПВВ2 та ПВВ3 – паралельний синхронний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ3 – послідовний з асинхронною передачею, ПВВ2 – паралельний асинхронний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – послідовний з асинхронною передачею, ПВВ2 та ПВВ3 – паралельний асинхронний напівдуплексний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи ПВВ1 та ПВВ2 – паралельний асинхронний напівдуплексний, ПВВ3 – послідовний з асинхронною передачею, Q - MAX, Значення сигналу CS системного дешифратора для адресації периферійних ВІС = 4
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 та ПВВ2 – послідовний дуплексний з синхронною передачею, ПВВ3 – паралельний синхронний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – паралельний асинхронний, ПВВ2 та ПВВ3 – паралельний асинхронний напівдуплексний.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – послідовний з асинхронною передачею, ПВВ2 та ПВВ3 – послідовний дуплексний з синхронною передачею.
Мікропроцесорна система виконує введення інформації (побайтно) з двох пристроїв вводу ПВВ1 та ПВВ2, виконує операцію Q і формує результат REZ , котрий видається в пристрій виводу ПВВ3. Спроектувати функціональну схему мікропроцесорної системи. ПВВ1 – послідовний з асинхронною передачею, ПВВ2 та ПВВ3 – послідовний дуплексний з синхронною передачею.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 50, Об’єм ОП – 1М, Кількість регістрів: РОН – 4, ІР – 4, БР – 2, Формати команд - RR, RX.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 100, Об’єм ОП – 2М, Кількість регістрів: РОН – 8, ІР – 8, БР – 3, Формати команд - RS, RI.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 150, Об’єм ОП – 4М, Кількість регістрів: РОН – 16, ІР – 5, БР – 4, Формати команд - SS, SX.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 200, Об’єм ОП – 8М, Кількість регістрів: РОН – 32, ІР – 6, БР – 4, Формати команд - RRX, RS.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 250, Об’єм ОП – 16М, Кількість регістрів: РОН – 64, ІР – 7, БР – 2, Формати команд - RI, S.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 60, Об’єм ОП – 32М, Кількість регістрів: РОН – 32, ІР – 8, БР – 4, Формати команд – SI, X.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 80, Об’єм ОП – 64М, Кількість регістрів: РОН – 16, ІР – 4, БР – 2, Формати команд – R,X.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 120, Об’єм ОП – 128М, Кількість регістрів: РОН – 8, ІР – 2, БР – 3, Формати команд - RRR, S.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 140, Об’єм ОП – 256М, Кількість регістрів: РОН – 4, ІР – 2, БР – 4, Формати команд - IS, X.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 160, Об’єм ОП – 0,5Г, Кількість регістрів: РОН – 6, ІР – 4, БР – 2, Формати команд - XX, I.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 180, Об’єм ОП – 1Г, Кількість регістрів: РОН – 8, ІР – 4, БР – 3, Формати команд - RXR, S.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 220, Об’єм ОП – 2Г, Кількість регістрів: РОН – 16, ІР – 8, БР – 4, Формати команд - RX, S.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 300, Об’єм ОП – 4Г, Кількість регістрів: РОН – 8, ІР – 8, БР – 3, Формати команд - X, SI.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 350, Об’єм ОП – 4Г, Кількість регістрів: РОН – 4, ІР – 4, БР – 2, Формати команд – RI, X.
Визначити формат команди при наступних вихідних даних. Кількість машинних команд – 400, Об’єм ОП – 2Г, Кількість регістрів: РОН – 4, ІР – 2, БР – 2, Формати команд – R, X, S.
Завідувач кафедри ЕОМ _________________ проф. Жуковицький І.В.
(підпис)
