Поняття про цикл процесу виконання команди в мп.
Цикл команди — інтервал часу, необхідний для вибірки команди з пам'яті та її виконання. Він складається з одного або кількох машинних циклів, їх кількість, як правило, дорівнює кількості звернень МП до пам'яті чи одного з ПВВ.
Керуючий пристрій виконує функції керування і син хронізації, тобто керує зміною подій в необхідній послі довності, узгоджуючи їх із сигналами тактового генератора. Він складається з керуючого автомату, призначеного для керування процесами всередині МП, і схеми, яка, одержуючи сигнали ззовні, виробляє сигнали, що керують системою.
Код команди дешифрується, перетворюючись на двій кові сигнали, які діють на модулі та блоки МП, що беруть участь у виконанні цієї команди.
Цикл команди поділяється на дві фази: фаза вибірки і фаза виконання.
Фаза вибірки — автомат задає початок чергового цик лу, надсилає сигнал, за яким число, що знаходиться в лі чильнику команд, передається в буферний регістр адреси. Звідти через шину адреси код адреси команди спрямовується в пам'ять, де дешифрується. За сигналом «зчитування» з комірки пам'яті слово команди зчитується і передається шиною даних у буферний регістр даних, з якого пересилається в регістр команд, потім дешифрується.
Фаза виконання — пристрій керування генерує послідовність сигналів, необхідну для виконання команди. За цей час дані лічильника збільшуються на одиницю. Цим формується адреса наступної виконуваної команди.
Зчитування чи запис слова відбувається протягом певного інтервалу часу, який називають часом доступу. Інтер вал часу, що витрачається на звернення до пам'яті та одержання від неї сигналу готовності, називається
циклом очі кування готовності. Він становить частину машинного циклу.
Алгоритм циклічного обчислювального процесу.
Циклічному обчислювальному процесорі відповідає алгоритм, в якому частина операцій повторюється певне число разів. Блок- схема алгоритму в цьому випадку може мати вид, показаний на рис.1, де у вигляді ромба зображений так званий умовний блок. Цьому блокові відповідають команди умовних переходів JC, JPO, JPE, JP, JM. Як умови використовуються ознаки, які заносяться в тригери регістра ознак. Перевірка ознак полягає в перевірці вмісту цих тригерів і забезпечується перерахованими командами. Ці команди використовуються для організації розгалужень в алгоритмах.
Команди звернення до підпрограми.
Спеціальний механізм виклику процедур полягає в можливості збереження інформації про контекст програми в точці виклику процедури. Під контекстом розуміють інформацію про стан програми в точці виклику процедури. В системі команд мікропроцесора є дві команди, які здійснюють роботу з контекстом. Це команди call і ret:
сall [модифікатор] ім’я _ процедури - виклик процедури (підпрограми). Ця команда передає керування за вказаною адресою з символічним ім’ям ім’я _ процедури , але при цьому в стеку зберігається адреса повернення, тобто адреса команди, яка є наступною в програмі після команди сall.
ret [число] - повернення керування викликаючій програмі. Команда зчитує адресу повернення із стеку й завантажує її в регістри cs і ip/eip, тим самим повертаючи керування на команду, наступну після команди сall. [число] - необов'язковий параметр, який позначає кількість елементів, які видаляються із стеку при поверненні із процедури.
Організація лінійних обчислювальних процесів у МПС та МП. Особливості роботи програмного лічильника.
Під час виконання лінійнтих обчислювальних процесів у МПС та МП програма виконується лінійно – команда за командою. Команди знаходяться в ОЗП МПС,адреса команди, що виконується, записана в програмному лічильнику, після виконання команди вміст програмного лічильника збільшується на одиницю, якщо немає умовних чи безумовних переходів і виконується команда,що знаходиться за адресою,яка міститься в програмному лічильнику
Операційний пристрій МП і8086,його структура.
Операційний пристрій МП і8086 має структуру, подібну до структури МП і8080, і містить:
16-розрядні регістри загального призначення (РЗП), чотири з яких – це регістри даних AX, BX, CX, DX, а чотири інших – це регістри вказівники BP (базовий регістр), SP (вказівник стеку), SI (індекс джерела), DI (індекс призначення). Молодший xL і старший xH байти кожного з регістрів даних є програмно доступними і можуть незалежно адресуватися за відповідними назвами, наприклад, для регістру АХ – AL і AH;
арифметико-логічний пристрій (ALU), входи і виходи якого сполучені з внутрішньою шиною, при цьому між входами і шиною є буферні регістри, що забезпечують тимчасове зберігання операндів на час виконання операцій над ними;
регістр ознак (прапорців) F;
блок керування та синхронізації.
Шинний інтерфейс містить:
чотири сегментних регістри CS, DS, ES, SS, в які поміщаються початкові адреси сегментів пам’яті;
вказівник команд ІР, який, на відміну від МП і8080, містить зміщення в сегменті кодів поточної команди;
допоміжні регістри зв’язку;
суматор, який формує 20-розрядну адресу з двох 16-розрядних слів;
регістровий файл черги команд на шість слів, який працює за принципом FIFO (позначено цифрами 1…6);
буфер шини, який сполучує внутрішні шини даних та адрес з зовнішньою шиною МП.