- •1. Основные понятия и задачи микроэлектроники.
- •2. Интегральные микросхемы. Классификация и маркировка.
- •4. Аналоговые интегральные микросхемы. Классификация, применение.
- •5. Операционные усилители, схемы на основе операционных усилителей.
- •6.Схемы на основе операционных усилителей:
- •7. Интегратор тока.
- •8.Стабилизатор напряжения.
- •9.Система термостабилизации.
- •12. Аналого-цифровые и преобразователи
- •13. Цифровые интегральные микросхемы.
- •11. Цифроаналоговые преобразователи.
- •14. Электронные ключи.
- •16. Логические элементы ттл и ттлш
- •17. Логические элементы эсл
- •19. Шифраторы.
- •20. Дешифраторы (декодеры, dc).
- •21.Сумматоры
- •22. Триггеры.
- •26. Счётчики импульсов.
- •27. Регистры.
- •28. Цифровые запоминающие устройства
- •29. Оперативные запоминающие устройства (озу, ram).
- •30.Пзу и рпзу
28. Цифровые запоминающие устройства
Устройства, предназначенные для записи, Хранения и считывания информации, представленной в цифровом коде. Подразделяются на оперативные (ОЗУ) и постоянные (ПЗУ).
ОЗУ обеспечивает режим записи, хранения и считывания информации в процессе её обработки.
ПЗУ в рабочем режиме допускает только считывание информации.
К основным параметрам ЗУ относятся информационная ёмкость(бит), потребляемая мощность (Вт), время хранения информации (час), быстродействие и т,д.
Структура ЗУ
Основой ЗУ является матрица памяти (накопитель), состоящая из запоминающих элементов (ЗЭ), а гак же устройства, позволяющие записывать и считывать информацию с каждого ЗЭ матрицы. В качестве примера рассмотрим ЗУ с двумерной адресацией для записи одноразрядных чисел (слов). Увеличение разрядности достигается параллельном подключением нескольких подобных ЗУ.
Матрица ЗУ содержит «п» столбцов и «m» строк, выбор которых осуществляется дешифраторами DC1 и DC2 в соответствии с адресным кодом, подаваемым на входы дешифраторов. Таким образом вбирается запоминающий элемент, находящийся на пересечении акпишых выходов обоих дешифраторов. В зависимости от подключения ЗЭ к шинам столбцов и арок, при этом может осуществляться запись или считывание информации с каждой ячейки памяти. Например, ЗЭ может представлять собой D триггер, информационный вход которого подключен к шине строк, а вход синхронизации к шине столбцов. Тогда состояние триггера соответствует «1» (запись) только при наличии сигналов «1» на обоих входах. Считывание информации с. ЗЭ может осуществляться с помощью «т» входового (по числу строк) элемента ИЛИ, притом дешифраторы подают сигналы на входы ЗЭ, разрешающие считывание информации. Запоминающее устройство (ЗУ) может иметь и другую структуру, например структура ЗУ с Одномерной адресацией представляет собой матрицу, число строк которой соответствует числу хранимых чисел (слои), а число столбцов - их разрядности. В этом случае требуется один дешифратор, однако он должен иметь большое количество выводов, что усложняет аппаратную реализацию.
29. Оперативные запоминающие устройства (озу, ram).
Предназначены для записи, хранения и считывания информации в процессе её обработки.
Подразделяются па статические и динамические. В статических ОЗУ запоминающий элемент представляет собой триггер, изготовленные по той или иной технологии (ТТЛ, КМОП и др.), что позволяет считывание информации без её разрушения (потери).В динамических ОЗУ элементом памяти является ёмкость (например, входная емкость полевого транзистора),что требует восстановления (регенерации) записанной информации в процессе её хранения и использования. Это усложняет применение ОЗУ динамического типа, но позволяет реализовать больший объём памяти. В современных динамических ОЗУ имеются встроенные системы синхронизации и регенерации, поэтому по внешним сигналам управления они не отличаются от статических. Блок схему ОЗУ можно представить в следующем виде:
Здесь дешифраторы строк и столбцов подключаются к матрице памяти устройством управления через устройство записи или устройство считывания, чем и определяется режим работы ОЗУ
