2. Внутренние периферийные устройства

Этот раздел описывает дополнительные функциональные модули, которые включены в различные процессоры семейства ADSP-21xx.

Последовательные порты

Большинство процессоров семейства ADSP-2100 имеют по два последовательных двунаправленных порта. Порты являются синхронными и используют кадровые сигналы для контроля приема-передачи данных. Каждый порт имеет внутренний генератор частоты, но в то же время может использовать внешний генератор. Сигналы синхронизации могут вырабатываться как самим портом, так и внешним устройством. Длина кадра обмена может меняться от 3 до 6 бит. Последовательный порт SPRT0 имеет многоканальные возможности и позволяет обмен данными произвольной длины от 24 до 32 байт. Второй порт SPORT1 может быть сконфигурирован с помощью внешних прерываний IRQ0 и IRQ1.

Таймер

Программируемый таймер может генерировать периодические прерывания с интервалом, кратным циклам процессора. После инициализации содержимое 16-разрядного регистра счетчика TCOUNT декрементируется через каждые n циклов, причем n - 1 является коэффициентом масштабирования, значение которого хранится в 8-разрядном регистре TSCALE. Когда значение в регистре счетчика становится равным нулю, генерируется прерывание, а затем в регистр счетчика снова загружается значением из 16-разрядного регистра периода TPERIOD. Наличие у таймера коэффициента масштабирования позволяет 16-разрядному счетчику генерировать прерывания в широком диапазоне возможных периодов. При времени цикла процессора, равном 80 нс, таймер может генерировать прерывания с периодами от 80 нс до 5,24 мс. При использовании масштабирования временной период может достигать 1,34 с. Прерывания таймера могут при необходимости маскироваться, сбрасываться и принудительно устанавливаться при помощи программных средств.

Главный интерфейсный порт (HIP)

Главный интерфейсный порт – параллельный порт ввода-вывода осуществляет прямое соединение с процессором. Через него производится обмен между ADSP-21xx и памятью главной ЭВМ. HIP состоит из регистров, через которые ADSP-21xx и главный процессор обмениваются информацией о своем состоянии и данными. HIP может быть сконфигурирован следующим образом:

• 8-разрядная или 16-разрядная шина;

• мультиплексная шина данных/шина адреса или отдельно шина данных и шина адреса;

• чтение стробирующих сигналов READ/WRITE.

Порты прямого доступа к памяти (ADSP-2181)

ADSP-2181 имеет два DMA порта прямого доступа к памяти. Порт прямого доступа к внутренней памяти (IDMA) и порт прямого побайтового доступа к памяти (BDMA).

IDMA порт представляет собой параллельный порт ввода/вывода, который позволяет хост-машине осуществлять запись/считывание внутренней памяти процессора. IDMA порт имеет 16-разрядную мультиплексированную шину адреса и данных, с помощью которых можно осуществлять доступ как к 16-разрядной памяти данных, так и 24-разрядной памяти программ. IDMA порт полностью асинхронный относительно работы процессора. Таким образом, хост-машина может обратиться к внутренней памяти сигнального процессора, не влияя на быстродействие ADSP-2181.

Порт BDMA позволяет загружать и хранить команды программ и данные, из (в) памяти с байтовой организацией с минимальными непроизводительными потерями. Пока процессор выполняет команды программы, порт BDMA осуществляет считывание или запись кода команд или данных из памяти (в память) с байтовой организацией, с потерей одного цикла процессора за переданное слово в случаях считывания из (записи во) внутренней памяти.

Аналоговый интерфейс

Входной аналоговый интерфейс состоит из входных усилителей и 16-разрядного аналого-цифрового преобразователя (ADC). Аналогично на выходе находится цифроаналоговый преобразователь и выходной дифференциальный усилитель.