19. Архитектура цифровых сигнальных процессоров (цсп): принципы работы кэш-памяти.

Кэш-память — это высокоскоростная память произвольного доступа, используемая процессором компьютера для временного хранения информации

3 принципа размещения блоков в кэше:

а) Ассоциативный кэш.

б) кэш прямого отображения

в) Комбинация первых двух (многовходовой ассоциативный кэш)

Если каждый блок основной памяти имеет только одно фиксированное место, на котором он может появиться в кэш-памяти, то такая кэш-память называется кэшем с прямым отображением. Это наиболее простая организация кэш-памяти, при которой для отображение адресов блоков основной памяти на адреса кэш-памяти просто используются младшие разряды адреса блока. Этот тип памяти наиболее прост, но и наименее эффективен, так как данные из разных областей памяти могут конфликтовать из-за единственной строки кэша, где они только и могут быть размещены.

Если некоторый блок основной памяти может располагаться на любом месте кэш-памяти, то кэш называется полностью ассоциативным. Сложная схемотехника

Если некоторый блок основной памяти может располагаться на ограниченном множестве мест в кэш-памяти, то кэш называется множественно-ассоциативным. Обычно множество представляет собой группу из двух или большего числа блоков в кэше.

По типу обработки операций записи:

а) Со сквозной записью

б) С обратной (отложенной) записью

Алгоритм сквозной записи

Каждый раз при появлении запроса на запись по некоторому адресу обновляется содержимое области по этому адресу как в быстрой, так и в основной памяти. Такое постоянное обновление содержимого основной памяти, как и буфера, при каждом запросе на запись позволяет постоянно поддерживать информацию, находящуюся в основной памяти, в обновленном состоянии.

Алгоритм обратной записи

Эта схема записи повышает производительность системы памяти, так как в ней обращения к основной памяти не происходят при каждом запросе на запись, что имеет место при использовании алгоритма сквозной записи. Однако в связи с тем, что содержимое основной памяти не поддерживается в постоянно обновленном состоянии, если необходимого слова в быстром буфере не обнаруживается, из буфера в основную память надо возвратить какое-либо устаревшее слово, чтобы освободить место для нового необходимого слова. Поэтому из буфера в основную память сначала пересылается какое-то слово, место которого занимает в буфере нужное слово. Таким образом, происходят две пересылки между быстрым буфером и основной памятью.

20. Конвейерное выполнение команд.

Конвейерный принцип состоит в разделении выполнения команд на этапы и в параллельном выполнении разных этапов разных команд.

Пример. Выборка, декодирование, исполнение:

tBK – время выполнения команды , tПР – интервал между проявлением результатов.

Время выполнения команды при конвейере остается таким же, как и без использования конвейеризации, существенно сократится время м/у появлением результирующих команд в идеале до такта. Это позволяет при одинаковом технологическом процессе увеличить быстродействие.

Условия максимальной эффективности работы конвейера.

Одинакова длина команд согласования по разрядности с выборкой.

В современных процессорах это условие является необязательным и с его отрицательными последствиями борются введением дополнительных ступеней, называемых предвыборкой.

В программе должно быть как можно меньше условных переходов. Проблема в том, что адрес, следующий за командой условного перехода команды, становится точно известен только на этапе ее исполнения, к этому времени уже нужно произвести выборку следующих команд.

Для борьбы с этим недостатком используют предсказание переходов. Для предсказания используется статистика. Простейший вариант предсказаний циклов при первом проходе делается запись в спец. буфере, что с этого адреса был переход на другой адрес. При следующих выборках этой команды переход предполагает, что переход будет по тому же адресу.

В современ. процессорах используется сложная методика, учитывается вероятность перехода. Эффективность предсказания достигает 95% и более.

Иногда при работе конвейера возникают конфликты, если несколько ступеней пытаются одновременно использовать один ресурс. Доступ к внешней памяти конфликт. с выборкой следующей команды. Если в процессоре нет механизма внеочередного исполнения.