- •3)Кодирование отрицательных чисел в эвм. Прямой, дополнительный и обратный коды чисел.
- •4)Выполнение алгебраического суммирования целых чисел в прямом, обратном и дополнительном кодах.
- •6)Диапазон, точность и погрешность представления чисел с фиксированной и плавающей запятой.
- •7)Алгебраическое суммирование чисел с фиксированной запятой в дополнительном коде. Обнаружение переполнения разрядной сетки эвм. Модифицированный код.
- •8)Алгебраическое сложение чисел с плавающей запятой, нормализация результата, переполнение.
- •9)Базовые положения алгебры логики.
- •13)Конституэнты нуля и единицы. Сднф. Скнф.
- •10)Основные законы булевой алгебры.
- •1 1)Следствие основных законов булевой алгебры.
- •12)Формы представления булевых функций. Словесное описание функций булевой алгебры. Таблицы истинности функций булевой алгебры.
- •14)Этапы синтеза комбинационных схем.
- •15)Минимизация функций алгебры логики расчетным методом.
- •16)Минимизация функций алгебры логики расчетно-табличным методом.
- •17)Минимизация функций алгебры логики по диаграммам Вейча-Карно.
- •18)Синтез не полностью определенных булевых функций и систем булевых функций.
- •20)Функциональная полнота различных систем логических связей и правила формирования фпн.
- •21)Представление булевых функций логическими схемами методом прямого замещения. Оценка аппаратурных затрат по Квайну.
- •22)Синтез одноразрядного двоичного полусумматора. Синтез одноразрядного двоичного сумматора.
- •23)Последовательные и параллельные сумматоры.
- •24)Логические методы ускорения сложения чисел.
- •25)Аппаратурные и аппаратурно-логические методы ускорения сложения.
- •26)Умножение двоичных чисел младшими разрядами вперед со сдвигом множимого влево.
- •27)Умножение двоичных чисел младшими разрядами вперед со сдвигом накапливаемой суммы частичных произведений вправо.
- •28)Умножение двоичных чисел старшими разрядами вперед со сдвигом множимого вправо.
- •29)Умножение двоичных чисел старшими разрядами вперед со сдвигом накапливаемой суммы частичных произведений влево.
- •30)Логические методы ускорения умножения двоичных чисел.
- •31)Умножение чисел с плавающей запятой.
- •32)Аппаратурные методы ускорения умножения двоичных чисел.
- •33)Деление дробных двоичных чисел. Алгоритмы деления без восстановления и с восстановлением остатков.
- •34)Деление целых двоичных чисел. Алгоритмы деления без восстановления и с восстановлением остатков.
- •35)Деление чисел с плавающей запятой. Логический метод ускорения деления.
- •36)Представление десятичных чисел в д-кодах. Выполнение операций сложения и вычитания в д-кодах.
- •37)Цифровые автоматы. Способы задания цифровых автоматов с памятью.
- •38)Элементарные цифровые автоматы с памятью (триггеры).
36)Представление десятичных чисел в д-кодах. Выполнение операций сложения и вычитания в д-кодах.
Двоично-десятичный код (Д-код) десятичного числа – такое его представление, в котором каждая цифра изображается с помощью тетрады двоичных цифр.
Выполнение операций сложения и вычитания в Д-кодах:
1)A>0,B>0,A+B>0. Для сложения операндов >0 надо произвести их потетрадное суммирование по правилам двоичной арифметики. В те тетрады суммы, где число >9 или появился потетрадный перенос, надо ввести поправку с учетом межразрядных переносов, прибавить 6 (0110).
2) A<0,B>0,A+B>0. Для сложения операндов с разными знаками, когда модуль положительного числа больше модуля отрицательного, надо произвести потетрадное суммирование их псевдо-обратных кодов с передачей единицы переноса между тетрадами. Из тех тетрад, на выходе из которых нет единицы переноса, надо вычесть число 6 (1010=-6 в доп. коде). На выходе образуются единицы переноса, которые блокируются.
3)A>0,B<0,A+B<0. При сложении операндов с разными знаками, когда положительный операнд по модулю меньше отрицательного, надо произвести потетрадное суммирование из псевдообратных кодов с передачей единицы переноса между тетрадами, послечего к тем тетрадам, на выходе которых есть единица переноса, надо прибавить код поправки, +6 (0110).
4) A<0,B<0,A+B<0. При сложении операндов <0 надо произвести потетрадное суммирование модулей из прямых кодов по правилу сложения положительных операндов, после чего модулю суммы приписать знак «-».
37)Цифровые автоматы. Способы задания цифровых автоматов с памятью.
Цифровой автомат – устройство для преобразования дискретной информации, которая может под воздействие входных сигналов изменять свое состояние, сохранять его и выдавать выходные сигналы.
Цифровые автоматы:
-без памяти;
-с памятью.
Цифровые автоматы с памятью:
-абстрактные – позволяют произвести определенную оптимизацию схемы автомата, а также исключить лишние состояния автомата.
-структурные – используются для построения схем автоматов из конкретных логических и запоминающих элементов.
Способы задания цифровых автоматов с памятью:
- с помощью графов
- табличный
38)Элементарные цифровые автоматы с памятью (триггеры).
Простейшим цифровым автоматом с памятью является триггер. Он обладает памятью и служит для хранения одного бита информации.
Свойства триггера:
- возможное число внутренних состояний – 2 (0 или 1), что соответствует одной внутренней переменной. z=Q
- число выходных переменных равно 1. Значение y в триггере совпадает с Q. y=Q
- число входных переменных зависит от типа триггера.
По функциональному признаку триггеры бывают:
1)Триггеры с двумя установочными входами. RS,JK – триггеры.
2)Триггеры задержки. D – триггеры.
3)Триггеры с одним счетным входом. Т – триггеры.
4)Универсальные триггеры (с несколькими входами).
Структурный синтез автоматов. Канонический метод структурного синтеза.
Синтез цифровых автоматов выполняется в два этапа:
1)Абстрактный синтез 2)Структурный синтез
Они соответствуют абстрактной и структурной моделям цифровых автоматов.
Структурный синтез предполагает техническую реализацию схемы из заданного набора логических и запоминающих элементов.
Структурная модель автомата:
- память
- комбинационная схема
Для перехода от абстрактного автомата к структурному, надо:
1)Закодировать входные символы абстрактного автомата.
2)Закодировать выходные символы абстрактного автомата.
3)Закодировать состояния абстрактного автомата.
Составить СУ для функций, формирующих выходной сигнал переключения элементов памя
